特許
J-GLOBAL ID：200903009203406285
半導体装置の製造方法及び半導体ウエハ
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
矢作 和行
, 野々部 泰平
公報種別：公開公報
出願番号（国際出願番号）：特願2007-053149
公開番号（公開出願番号）：特開2008-218656
出願日： 2007年03月02日
公開日（公表日）： 2008年09月18日
要約：
【課題】平坦化工程の実行後であっても、デバイス領域とスクライブ領域とを認識・判別することのできる、半導体装置の製造方法及び半導体ウエハを提供する。【解決手段】半導体ウエハは、単結晶シリコン(Si)からなる半導体基板100と、該半導体基板100の上表面に積層されるようにして形成された、同じく単結晶シリコン(Si)からなる半導体層200とを有して構成される。半導体デバイスが作製される領域であるデバイス領域10aを区画形成するとともに、当該半導体ウエハのダイシング時に切り代となる領域であるスクライブ領域10bに位置する半導体層200の上表面に、アライメントマーク30(第1酸化膜)が露出するように形成されている。【選択図】図3
請求項（抜粋）：
半導体基板と、該半導体基板と同一の結晶構造を持つ、同半導体基板の上表面に積層されるように形成された半導体層とを有する半導体ウエハの前記半導体層に、互いに導電型の異なるコラムが隣接して繰り返し配列されるコラム構造を半導体デバイスの一部として作製するとともに、前記半導体層の上表面に第4エピタキシャル層をさらに堆積形成し、この第4エピタキシャル層内部に前記半導体デバイスの残りの部分を作製することで前記半導体デバイスを完成する、半導体装置の製造方法であって、
前記半導体基板の上表面に前記半導体層を積層するように形成する半導体層形成工程と、
前記半導体デバイスが作製される領域であるデバイス領域を区画形成するとともに当該半導体ウエハのダイシング時に切り代となる領域であるスクライブ領域に位置する前記半導体層の上表面に、選択的な熱酸化処理を通じて第1酸化膜を形成する酸化膜形成工程と、
前記デバイス領域に位置する前記半導体層の上表面から前記半導体基板の上表面に至る、前記コラム構造を形成するためのトレンチを形成するトレンチ形成工程と、
前記トレンチを介して露出した前記半導体基板の上表面に堆積形成して該トレンチを埋めつつ、前記デバイス領域に位置する前記半導体層の上表面に前記半導体層と同一の結晶構造を持つ第1エピタキシャル層を堆積形成するとともに、前記スクライブ領域に位置する前記半導体層の上表面に、前記半導体層とは異なる結晶構造を持つ第2エピタキシャル層を堆積形成するエピタキシャル層形成工程と、
前記第1エピタキシャル層と共々、前記第2エピタキシャル層を前記第1酸化膜が露出するまで薄層化して、前記半導体層の上表面を平坦化する平坦化工程と、
前記平坦化工程にて平坦化された前記半導体層の上表面に、前記半導体デバイスの残りの部分を形成するための第4エピタキシャル層を堆積形成する再エピタキシャル層形成工程と、
結晶構造の違いに起因して生じる前記第4エピタキシャル層の第1段差を前記半導体デバイス形成用マスクの基準位置として、前記半導体デバイスの残りの部分を前記第4エピタキシャル層内部に作製し、前記半導体デバイスを完成するデバイス作製工程とを備えることを特徴とする、半導体装置の製造方法。
IPC (2件)：
H01L 21/768
, H01L 23/522
5F033QQ48
, 5F033QQ73
, 5F033QQ76
, 5F033RR04
, 5F033SS25
, 5F033SS27
, 5F033XX00
出願人引用 (1件)
-
半導体装置の製造方法
公報種別：公開公報
出願番号：特願2004-097545
出願人：三洋電機株式会社
審査官引用 (16件)
全件表示
前のページに戻る
