特許
J-GLOBAL ID：200903014023256580

フリップチップ実装方法

発明者：
佐名川 佳治

佐名川 佳治 について

, 
植田 充彦

植田 充彦 について


出願人/特許権者：
松下電工株式会社

松下電工株式会社 について


代理人 (2件)： 西川 惠清 ,  森 厚夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-187237
公開番号（公開出願番号）：特開2006-060194
出願日： 2005年06月27日
公開日（公表日）： 2006年03月02日
要約：
【課題】 接合不良の発生がなく、且つ接合強度も高い常温下におけるフリップチップ実装方法を提供することにある。【解決手段】 第1工程(I)で半導体チップ1の電極2の表面にAuスタッドバンプ3を形成し、次の第2工程(II)で半導体チップ1をアニールし、第3工程(III)では半導体チップ1のAuスタッドバンプ3及び実装基板6に形成されたAuメッキ層7aを表面に形成した薄膜の電極7に高周波プラズマを照射して夫々の表面を活性化する。そして最終の第4工程(IV)では、常温の雰囲気で実装基板6の電極7と半導体チップ1のAuスタッドバンプ3とを圧接して接合する。【選択図】図1
請求項（抜粋）：
Auスタッドバンプを半導体チップの電極表面に形成する第1の工程と、該第1の工程を経た前記半導体チップをアニールする第2の工程と、該第2の工程を経た前記半導体チップのAuスタッドバンプ及び該半導体チップを実装する実装基板に形成された表面層がAuからなる電極をエネルギー波の照射によって活性化する第3の工程と、該第3の工程の終了後、常温の雰囲気で前記実装基板の電極と前記半導体チップのAuスタッドバンプとを圧接して接合する第4の工程とからなることを特徴とするフリップチップ実装方法。
IPC (1件)：
H01L 21/60
FI (4件)：
H01L21/60 311Q ,  H01L21/92 604J ,  H01L21/92 604Z ,  H01L21/92 604B
Fターム (4件)：
5F044KK01 ,  5F044LL01 ,  5F044LL04 ,  5F044QQ04
引用特許：
出願人引用 (1件)
  • 実装方法および装置
    公報種別：公開公報   出願番号：特願2000-171731   出願人：須賀唯知, 東レエンジニアリング株式会社, 松下電器産業株式会社
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM