特許
J-GLOBAL ID：200903018344905276

半導体素子におけるコンタクト孔の形成方法

発明者：
劉 載善

劉 載善 について


出願人/特許権者：
株式会社ハイニックスセミコンダクター

株式会社ハイニックスセミコンダクター について


代理人 (1件)： 長谷 照一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-140196
公開番号（公開出願番号）：特開2003-051495
出願日： 2002年05月15日
公開日（公表日）： 2003年02月21日
要約：
【要約】【課題】 半導体素子のコンタクト孔形成方法として、パターンの変形を最小限にし、狭いパターン形成を可能にする。【解決手段】半導体素子の所定工程が完了した基板上に、被エッチング層を形成し、前記被エッチング層上に低誘電率の犠牲膜およびハードマスクを順に形成し、前記ハードマスク上に非反射膜およびフッ化アルゴンリソグラフィを利用してフォトレジストパターンを順に形成し、前記非反射膜および前記ハードマスクを選択的にエッチングして前記ハードマスクエッチングの際にフォトレジストパターンを同時に除去し、前記ハードマスクをマスクにして前記低誘電率の犠牲膜およ被エッチング層をエッチングして前記基板表面を露出させるコンタクト孔を形成し、前記ハードマスクおよび低誘電率の犠牲膜を除去する。
請求項（抜粋）：
半導体素子の製造方法において、所定工程が完了された基板上に被エッチング層を形成する第1ステップと、前記被エッチング層上に低誘電率の犠牲膜およびハードマスクを順に形成する第2ステップと、前記ハードマスク上に非反射膜およびフッ化アルゴンリソグラフィを利用して、フォトレジストパターンを順に形成する第3ステップと、前記非反射膜および前記ハードマスクを選択的にエッチングして、前記ハードマスクエッチングの際にフォトレジストパターンを同時に除去する第4ステップと、前記ハードマスクをマスクにして前記低誘電率の犠牲膜および被エッチング層をエッチングして、前記基板表面を露出させるコンタクト孔を形成する第5ステップと、前記ハードマスクおよび低誘電率の犠牲膜を除去する第6ステップとを含んでなるコンタクト孔の形成方法。
IPC (5件)：
H01L 21/3065 ,  G03F 7/40 521 ,  H01L 21/027 ,  H01L 21/28 ,  H01L 21/768
FI (6件)：
G03F 7/40 521 ,  H01L 21/28 L ,  H01L 21/302 105 A ,  H01L 21/90 A ,  H01L 21/90 C ,  H01L 21/30 502 P
Fターム (41件)：
2H096AA25 ,  2H096CA05 ,  2H096CA06 ,  2H096HA23 ,  2H096JA04 ,  2H096LA06 ,  4M104DD08 ,  4M104DD19 ,  4M104HH14 ,  5F004AA16 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004CA06 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA15 ,  5F004DA16 ,  5F004DA22 ,  5F004DA23 ,  5F004DA25 ,  5F004DB03 ,  5F004DB07 ,  5F004DB23 ,  5F004EA03 ,  5F004EA10 ,  5F004EA22 ,  5F004EB01 ,  5F004EB03 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ20 ,  5F033QQ28 ,  5F033QQ37 ,  5F033RR09 ,  5F033RR15 ,  5F033WW02 ,  5F033WW03
引用特許：
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM