特許
J-GLOBAL ID:200903023757107096
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-352122
公開番号(公開出願番号):特開2000-164716
出願日: 1998年11月26日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】 半導体装置の作製の際、半導体ウェハの反りをなくす又は低減することができる半導体装置の製造方法を提供する。【解決手段】 圧縮の内部応力を有する層間絶縁膜26を形成する工程と、引っ張りの内部応力を有する層間絶縁膜46を形成する工程と、を備える。したがって、半導体装置の製造の際、半導体ウェハには、引っ張り応力と圧縮応力とが作用することになる。よって、半導体ウェハに作用する応力を0もしくは小さくすることができる。この結果、半導体装置の作製の際、半導体ウェハの反りをなくす又は低減することができる。
請求項(抜粋):
主表面を有する半導体基板と、前記主表面上に位置する多層配線と、前記主表面と前記配線との間及び前記配線間に、それぞれ形成された層間絶縁膜と、備え、前記層間絶縁膜のうち少なくとも一つは、第1のシリコン酸化膜を含む層間絶縁膜であり、前記層間絶縁膜のうち少なくとも一つは、第2のシリコン酸化膜を含む層間絶縁膜である、半導体装置の製造方法であって、少なくとも以下の工程(a)及び(b)を含む。(a)シリコン化合物と過酸化水素とをCVD法によって反応させて、引っ張りの内部応力を生じる前記第1のシリコン酸化膜を形成する工程、(b)CVD法によって、圧縮の内部応力が生じる前記第2のシリコン酸化膜を形成する工程。
IPC (2件):
H01L 21/768
, H01L 21/316
FI (2件):
H01L 21/90 M
, H01L 21/316 X
Fターム (57件):
5F033HH08
, 5F033HH09
, 5F033HH18
, 5F033HH33
, 5F033JJ01
, 5F033JJ08
, 5F033JJ09
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK08
, 5F033NN06
, 5F033NN07
, 5F033NN32
, 5F033PP06
, 5F033PP15
, 5F033PP18
, 5F033QQ03
, 5F033QQ08
, 5F033QQ09
, 5F033QQ13
, 5F033QQ16
, 5F033QQ37
, 5F033QQ48
, 5F033QQ73
, 5F033QQ74
, 5F033QQ82
, 5F033QQ84
, 5F033QQ85
, 5F033QQ88
, 5F033QQ98
, 5F033RR04
, 5F033RR09
, 5F033SS01
, 5F033SS02
, 5F033SS03
, 5F033SS04
, 5F033SS12
, 5F033SS13
, 5F033SS15
, 5F033SS22
, 5F033WW03
, 5F033XX01
, 5F033XX19
, 5F033XX24
, 5F058BA10
, 5F058BD02
, 5F058BD04
, 5F058BF02
, 5F058BF07
, 5F058BF09
, 5F058BF23
, 5F058BF25
, 5F058BF29
, 5F058BF46
, 5F058BH20
, 5F058BJ02
引用特許:
引用文献:
前のページに戻る