特許
J-GLOBAL ID：200903024265014471
電子装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
上柳 雅誉
, 宮坂 一彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-302478
公開番号（公開出願番号）：特開2008-114354
出願日： 2006年11月08日
公開日（公表日）： 2008年05月22日
要約：
【課題】基板上の空洞内に配置される機能構造体と電子回路を高度に一体化させることで、小型化された電子装置ならびに、基板上の空洞内に配置される機能構造体を電子回路と並行して製造可能とすることで、製造コストを低減することが可能な電子装置の製造方法を提供する。【解決手段】基板1と、該基板上に形成された機能素子を構成する機能構造体3Xと、該機能構造体が配置された空洞部Sを画成する被覆構造とを具備する電子装置において、前記被覆構造は、前記空洞部の周囲を取り巻くように前記基板上に形成された層間絶縁膜4,6と配線層5,7の積層構造を含み、前記被覆構造のうち前記空洞部を上方から覆う上方被覆部7Yは、前記機能構造体の上方に配置された前記配線層の一部で構成されている。【選択図】図8
請求項（抜粋）：
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造とを具備する電子装置において、
前記被覆構造は、前記空洞部の周囲を取り巻くように前記基板上に形成された層間絶縁膜と配線層の積層構造を含み、
前記被覆構造のうち前記空洞部を上方から覆う上方被覆部は、前記機能構造体の上方に配置された前記配線層の一部で構成されていることを特徴とする電子装置。
IPC (2件)：
FI (2件)：
引用特許：
出願人引用 (2件)
審査官引用 (7件)
全件表示
前のページに戻る
