特許
J-GLOBAL ID:200903025563158148

炭化珪素半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別:公開公報
出願番号(国際出願番号):特願2004-122796
公開番号(公開出願番号):特開2005-310886
出願日: 2004年04月19日
公開日(公表日): 2005年11月04日
要約:
【課題】 ゲート絶縁膜とチャネル層との間に発生する界面準位に起因したオン抵抗の増加を防止する。【解決手段】 パワーMOSFETのゲート絶縁膜7として高誘電体膜を用いている。このため、界面準位がコンダクションバンド近辺に高密度に集中しないようにすることが可能となる。したがって、界面準位が電流の流れに影響を及ぼすことによってチャネル移動度を低下させるという問題を解消でき、チャネル移動度を向上させることが可能となる。【選択図】 図1
請求項(抜粋):
主表面および主表面の反対面である裏面を有し、単結晶炭化珪素からなる半導体基板(1)と、 前記半導体基板の主表面上に形成され、前記半導体基板よりも低いドーパント濃度を有する第1導電型の炭化珪素からなるドリフト層(2)と、 前記ドリフト層上の所定領域に形成され、所定厚さを有する第2導電型のベース領域(3a、3b)と、 前記ベース領域上の所定の表面部に形成され、ベース領域の深さよりも浅い第1導電型のソース領域(4a、4b)と、 前記ドリフト層および前記ベース領域の表面部に形成され、前記ソース領域と前記ドリフト層とを繋ぐように形成された所定厚さと所定濃度を有する第1導電型の炭化珪素からなる表面チャネル層(5)と、 前記表面チャネル層の表面に形成された高誘電体膜(7a)を含むゲート絶縁膜(7)と、 前記ゲート絶縁膜の上に形成されたゲート電極(8)と、 前記ソース領域上に形成されたソース電極(10)と、 前記半導体基板の裏面に形成された裏面電極(11)とを備えたことを特徴とする炭化珪素半導体装置。
IPC (2件):
H01L29/78 ,  H01L21/336
FI (7件):
H01L29/78 652K ,  H01L29/78 652D ,  H01L29/78 652E ,  H01L29/78 652J ,  H01L29/78 652T ,  H01L29/78 658A ,  H01L29/78 658F
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る