特許
J-GLOBAL ID：200903028790173160
半導体デバイスの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平11-356873
公開番号（公開出願番号）：特開2000-311899
出願日： 1999年12月16日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】サブミクロンのデザインルールの半導体集積回路の製造方法を提供すること。【解決手段】 本発明の半導体デバイスの製造方法は、A:半導体基板1上に導電層3を堆積するステップと、B:前記導電層3上にハードマスク層5を堆積するステップと、C:前記ハードマスク層5上に厚さが0.86μm以下のホトレジスト層7を堆積するステップと、D:前記ホトレジスト層7をパターン化して前記ハードマスク層の一部を露出するステップと、E:前記ハードマスク層の露出した部分をハードマスク用エッチング剤でもってエッチングして前記導電層3の一部を露出するステップと、F:前記導電層3の露出した部分を金属用エッチング剤でエッチングするステップとからなることを特徴とする。
請求項（抜粋）：
(A) 半導体基板(1)上に、導電層(3)を堆積するステップと、(B) 前記導電層(3)上に、ハードマスク層(5)を堆積するステップと、(C) 前記ハードマスク層(5)上に、厚さが0.86μm以下のホトレジスト層(7)を堆積するステップと、(D) 前記ホトレジスト層(7)をパターン化して前記ハードマスク層の一部を露出するステップと、(E) 前記ハードマスク層の露出した部分をハードマスク用エッチング剤でもってエッチングして、前記導電層(3)の一部を露出するステップと、(F) 前記導電層(3)の露出した部分を金属用エッチング剤でエッチングするステップと、からなることを特徴とする半導体デバイスの製造方法。
IPC (3件)：
H01L 21/3213
, H01L 21/28
, H01L 21/3065
H01L 21/88 D
, H01L 21/28 F
, H01L 21/302 J
