半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-226559
公開番号（公開出願番号）：特開2002-043566
出願日： 2000年07月27日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】ゲート電極にドープされた不純物が半導体基板にしみ出す事態を防止できるようにする。【解決手段】シリコン基板11上にゲート絶縁膜12を形成した後、ゲート絶縁膜12上にSiGe層13を成膜し、その後、SiGe層13上にSi層14をアモルファス状態で成膜する。アモルファス状態のSi層14を介してSiGe層13にボロンをイオン注入した後、SiGe層13及びSi層14をパターン化してゲート電極15を形成する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極を備え、前記ゲート電極は、シリコンゲルマニウム層と、該シリコンゲルマニウム層の上に形成された上部シリコン層とを有することを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 , H01L 21/28 301 , H01L 21/8238 , H01L 27/092 , H01L 29/43

FI (4件)：

H01L 21/28 301 A , H01L 29/78 301 G , H01L 27/08 321 D , H01L 29/62 G

Fターム (42件)：

4M104AA01 , 4M104BB01 , 4M104BB38 , 4M104BB40 , 4M104CC05 , 4M104DD04 , 4M104DD26 , 4M104DD43 , 4M104DD55 , 4M104DD63 , 4M104DD78 , 4M104EE17 , 4M104FF13 , 4M104GG09 , 4M104GG10 , 4M104HH10 , 5F040DA06 , 5F040DA19 , 5F040DB03 , 5F040EC01 , 5F040EC04 , 5F040EC05 , 5F040EC07 , 5F040EC11 , 5F040EC12 , 5F040FA05 , 5F040FA07 , 5F040FA10 , 5F040FA12 , 5F040FC11 , 5F048AA07 , 5F048AA09 , 5F048AC03 , 5F048BB04 , 5F048BB12 , 5F048BB14 , 5F048BC06 , 5F048BE03 , 5F048BG12 , 5F048DA25 , 5F048DA27 , 5F048DA30

引用特許：

審査官引用 (9件)

半導体集積回路及びその製造方法
公報種別：公開公報出願番号：特願平10-326973 出願人：株式会社東芝
シリコン-ゲルマニウムゲートを持つトランジスタを得るための方法
公報種別：公開公報出願番号：特願平10-178749 出願人：フランステレコム
高ゲルマニウム含量を有するMOSトランジスタゲートの製造方法
公報種別：公開公報出願番号：特願平10-196497 出願人：エスジェエス-トムソンミクロエレクトロニクスソシエテアノニム

全件表示

前のページに戻る