特許
J-GLOBAL ID：200903031590414008

2重化プロセッサシステム

発明者：
須藤 裕史

須藤 裕史 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願2002-090144
公開番号（公開出願番号）：特開2003-288228
出願日： 2002年03月28日
公開日（公表日）： 2003年10月10日
要約：
【要約】【課題】 高性能かつ小型化可能な2重化プロセッサシステムを得る。【解決手段】 0系及び1系プロセッサカードC0及びC1上の対応プロセッサユニット間通信において、送信データの連続性を判断すべくシーケンス番号を送信データに付加することにより、欠落したデータを再送する。また、同一カード上のプロセッサユニット間通信において、プロセッサユニット間接続部PC0,PC1が自律的にデータ転送を行う。さらに、入出力切替部IC0,IC1に、プロセッサカードの動作状態に応じた入力データのデータパス切替を行わせて、入出力部(入出力切替部及び入出力インタフェース部)をプロセッサカードに搭載する。
請求項（抜粋）：
0系及び1系プロセッサカードにそれぞれ搭載されたプロセッサユニット間において互いにデータを受け渡して、前記プロセッサユニット内のメモリ内容を一致させるようにした2重化プロセッサシステムであって、前記プロセッサユニットの各々は、他系の前記プロセッサユニットへの送信データにその連続性を判断するための情報を付加する情報付加手段と、他系の前記プロセッサユニットからの受信データに付加されている前記情報を検出する情報検出手段と、前記情報検出手段により検出された前記情報に対する受信完了通知を他系の前記プロセッサユニットに送信する通知手段と、他系の前記プロセッサユニットからの前記受信完了通知を基に他系の前記プロセッサユニットへのデータ送信を制御する送信制御手段とを含むことを特徴とする2重化プロセッサシステム。
IPC (3件)：
G06F 11/20 310 ,  G06F 15/16 640 ,  G06F 15/167
FI (3件)：
G06F 11/20 310 C ,  G06F 15/16 640 K ,  G06F 15/167 B
Fターム (4件)：
5B034AA01 ,  5B045BB28 ,  5B045JJ22 ,  5B045JJ26
引用特許：
出願人引用 (14件)
全件表示
審査官引用 (24件)
全件表示

前のページに戻る

TOP

BOTTOM