特許
J-GLOBAL ID：200903036943668965

シリアルフラッシュメモリにおけるXIPのための優先順位に基づくフラッシュメモリ制御装置及びこれを用いたメモリ管理方法、これによるフラッシュメモリチップ

発明者：
朴 贊▲イク▼

朴 贊▲イク▼ について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (2件)： 志賀 正武 ,  渡邊 隆
公報種別：公開公報
出願番号（国際出願番号）：特願2004-106979
公開番号（公開出願番号）：特開2005-115910
出願日： 2004年03月31日
公開日（公表日）： 2005年04月28日
要約：
【課題】メモリ管理を効率良く行い、システム性能を向上できるシリアルフラッシュメモリにおけるXIPのための優先順位に基づくフラッシュメモリ制御装置及びこれを用いたメモリ管理方法、これによるフラッシュメモリチップを提供すること。【解決手段】本発明によるフラッシュメモリ制御装置を用いるメモリ管理方法は、主制御部から所定の論理アドレスのデータに対する読み出し要求が受信されると、所定のアドレス変換テーブルを参照し、該当の論理アドレスのデータを検索するステップと、検索の結果により、システムメモリまたはキャッシュメモリから該当の論理アドレスのデータを読み出して前記主制御部に転送するステップとを含み、キャッシュメモリに不要なデータが蓄積することを防止し、効率的なメモリ管理方法を提供する。【選択図】図1
請求項（抜粋）：
データが格納され、複数のページからなるデータ領域のセクターと、前記データ領域の論理アドレス情報を有するスペア領域のセクターとに大別され、 前記ページは、メインデータが書き込まれるデータ部と、前記メインデータに与えられる優先順位が書き込まれるスペア部とからなることを特徴とするシリアルフラッシュメモリ。
IPC (2件)：
G06F12/12 ,  G06F12/08
FI (4件)：
G06F12/12 501 ,  G06F12/12 551 ,  G06F12/08 509D ,  G06F12/08 551B
Fターム (4件)：
5B005JJ11 ,  5B005QQ04 ,  5B005RR01 ,  5B005UU31
引用特許：
出願人引用 (18件)
全件表示
審査官引用 (9件)
全件表示
引用文献：
出願人引用 (1件)
  • One Chip That Does It All, 200112
審査官引用 (2件)
  • One Chip That Does It All
  • One Chip That Does It All

前のページに戻る

TOP

BOTTOM