特許
J-GLOBAL ID:200903039556560802
強誘電体キャパシタを有するメモリセルアレイおよびその製造方法ならびに強誘電体メモリ装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-041925
公開番号(公開出願番号):特開2003-243623
出願日: 2002年02月19日
公開日(公表日): 2003年08月29日
要約:
【要約】【課題】 強誘電体キャパシタの特性が向上したメモリセルアレイ、およびその製造方法、さらには本発明のメモリセルアレイを含む強誘電体メモリ装置を提供する。【解決手段】 メモリセルアレイ100は、強誘電体キャパシタ20からなるメモリセルがマトリクス状に配列されている。強誘電体キャパシタ20は、下部電極12と、上部電極16と、下部電極12と上部電極16との間に設けられた強誘電体部14とを含む。強誘電体部14は、下部電極12と上部電極16との交差領域に設けられ、強誘電体部14と上部電極16との間に、中間電極18が設けられている。
請求項(抜粋):
強誘電体キャパシタからなるメモリセルがマトリクス状に配列され、前記強誘電体キャパシタは、下部電極と、上部電極と、該下部電極と該上部電極との間に設けられた強誘電体部とを含み、前記強誘電体部は、前記下部電極と前記上部電極との交差領域に設けられ、前記強誘電体部と前記上部電極との間に、中間電極が設けられている、強誘電体キャパシタを有するメモリセルアレイ。
Fターム (16件):
5F083FR00
, 5F083FR01
, 5F083JA02
, 5F083JA15
, 5F083JA17
, 5F083JA19
, 5F083JA38
, 5F083JA40
, 5F083JA42
, 5F083JA43
, 5F083JA44
, 5F083LA12
, 5F083LA16
, 5F083PR03
, 5F083PR23
, 5F083PR39
引用特許:
審査官引用 (12件)
-
半導体装置
公報種別:公開公報
出願番号:特願平7-274197
出願人:オリンパス光学工業株式会社
-
強誘電体薄膜素子
公報種別:公開公報
出願番号:特願平7-258830
出願人:オリンパス光学工業株式会社, シメトリックス・コーポレーション
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2000-010253
出願人:株式会社東芝
全件表示
前のページに戻る