特許
J-GLOBAL ID：200903039852253818
半導体メモリ素子のキャパシタ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
瀬谷 徹 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-199295
公開番号（公開出願番号）：特開2001-057414
出願日： 2000年06月30日
公開日（公表日）： 2001年02月27日
要約：
【要約】【目的】 本発明は、リーク電流の発生が少なくて高誘電率を持つ誘電体膜を備えることで、大容量を確保できる半導体素子のキャパシタを提供する。【構成】 本発明は、半導体基板上に下部電極が形成される。下部電極表面は自然酸化膜の発生を阻止するように表面処理される。下部電極上に誘電体膜として非晶質TaON膜が蒸着される。その後、非晶質TaON膜は非晶質状態を維持する範囲で熱処理される。次に、TaON膜上に上部電極が形成される。
請求項（抜粋）：
半導体メモリ素子のキャパシタであって、下部電極;下部電極上に形成される誘電体膜;及び誘電体膜上に形成される上部電極を含み、前記誘電体膜は非晶質TaON膜であることを特徴とする、半導体メモリ素子のキャパシタ。
IPC (6件)：
H01L 27/108
, H01L 21/8242
, H01G 4/33
, H01G 4/40
, H01L 21/316
, H01L 21/318
H01L 27/10 651
, H01L 21/316 M
, H01L 21/318 C
, H01G 4/06 102
, H01G 4/40 A
, H01L 27/10 621 C
