特許
J-GLOBAL ID：200903051302727316

III-V族発光デバイスを成長させるための基板

発明者：
マイケル アール クレイムズ

マイケル アール クレイムズ について

, 
ネイサン エフ ガードナー

ネイサン エフ ガードナー について

, 
ジョン イー エプラー

ジョン イー エプラー について


出願人/特許権者：
フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー

フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー について


代理人 (4件)： 熊倉 禎男 ,  大塚 文昭 ,  西島 孝喜 ,  須田 洋之
公報種別：公開公報
出願番号（国際出願番号）：特願2006-290512
公開番号（公開出願番号）：特開2007-096331
出願日： 2006年09月27日
公開日（公表日）： 2007年04月12日
要約：
【課題】特性および信頼性を低下させることなくIII-V族発光デバイスを成長させるための基板を提供すること。【解決手段】ホストおよび該ホストに接合されたシード層を含む基板が準備され、次いで、n型領域およびp型領域の間に配置された発光層を含む半導体構造が、前記シード層上に成長される。幾つかの実施形態では、接合層が、前記ホストを前記シード層に結合させる。シード層は、前記シード層に形成される転位によって、または前記シード層と前記接合層の間、即ちこれら二つの層間の界面での滑りによって半導体構造における歪みが解除されるように、前記半導体構造における歪みの緩和のための臨界圧力よりも薄くすることができる。幾つかの実施形態において、前記ホストは、前記接合層をエッチング除去することにより前記半導体構造およびシード層から分離されてよい。【選択図】図1
請求項（抜粋）：
ホストと該ホストに接合されたシード層とを含む基板を準備することと、 前記基板上に、n型領域およびp型領域の間に配置された発光層を具備する半導体構造を成長させることと、 を含んでなる方法であって、 前記シード層は、前記半導体構造が歪み緩和を受ける厚さよりも薄い厚さを有する方法。
IPC (2件)：
H01L 33/00 ,  H01L 21/205
FI (2件)：
H01L33/00 C ,  H01L21/205
Fターム (20件)：
5F041AA40 ,  5F041CA04 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA74 ,  5F041CB15 ,  5F045AA04 ,  5F045AB06 ,  5F045AB14 ,  5F045AB17 ,  5F045AF02 ,  5F045AF04 ,  5F045AF09 ,  5F045AF11 ,  5F045AF12 ,  5F045AF20 ,  5F045BB12 ,  5F045CA09 ,  5F045DA53
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM