特許
J-GLOBAL ID：200903052756302715

半導体装置搭載基板とその製造方法、並びに半導体パッケージ

発明者：
菊池 克

菊池 克 について

, 
下戸 直典

下戸 直典 について

, 
馬場 和宏

馬場 和宏 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (3件)： 机 昌彦 ,  河合 信明 ,  谷澤 靖久
公報種別：公開公報
出願番号（国際出願番号）：特願2004-125011
公開番号（公開出願番号）：特開2004-221618
出願日： 2004年04月21日
公開日（公表日）： 2004年08月05日
要約：
【課題】 従来の配線基板を改良し、狭ピッチ化に対応した高密度化、微細化を実現することができ、しかも実装信頼性に優れた半導体装置搭載基板とその製造方法、並びに半導体パッケージを提供する。【解決手段】 第1電極パターン13が表面に露出するように埋設された第1の絶縁層14と、絶縁層と配線層とが積層され第1のビアを有する1または複数の配線構造膜16と、第2の電極パターン17とが順に積層されてなり、前記第1電極パターン13と前記第2電極パターン17とは前記第1のビア及び前記配線層を介して導通されており、前記第1電極パターン13が露出している面は、前記第1電極パターン13に対応する部分が開口した絶縁体膜に覆われており、前記絶縁体膜に接して支持体が設けられていることを特徴とする半導体装置搭載基板である。【選択図】 図1
請求項（抜粋）：
少なくとも第1電極パターンが表面に露出するように埋設され、ビアを有する第1の絶縁層と、第2電極パターンが隣接する絶縁層との界面に接するように埋設された第2の絶縁層とが積層されてなり、 前記第1電極パターンと前記第2電極パターンとは前記ビアによって導通されており、 前記第1電極パターンが露出している面は、前記第1電極パターンに対応する部分が開口した絶縁体膜に覆われており、 前記絶縁体膜に接して支持体が設けられていることを特徴とする半導体装置搭載基板。
IPC (4件)：
H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18
FI (2件)：
H01L21/60 311Q ,  H01L25/08 Z
Fターム (1件)：
5F044KK07
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM