特許
J-GLOBAL ID:200903055404363101
半導体装置及びそのテスト方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-303854
公開番号(公開出願番号):特開2002-117699
出願日: 2000年10月03日
公開日(公表日): 2002年04月19日
要約:
【要約】【課題】この発明は、半導体装置のウェハ・テスト時間の短縮を図ることを特徴とする。【解決手段】内部電圧生成回路20は、チップ内部で使用される各種電圧を生成し、ここで生成された各種電圧はロウデコーダ12などに供給される。トリミングデータレジスタ21は、内部電圧生成回路20で上記各種電圧を生成する際に使用される調整用データを格納する。タイマー回路22は、チップ内部で使用される各種タイミングパルスを生成する。トリミングデータレジスタ23は、タイマー回路22で上記各種タイミングパルスを生成する際に使用される調整用データを格納する。トリミングデータレジスタ21、23は、従来技術におけるフューズの役割をする。すなわち、電源投入時に、メモリセルアレイ11内の初期設定データ領域からレジスタ21、23に格納すべきデータが読み出され、1/Oバス15を介して各レジスタ21、23に順次格納される。
請求項(抜粋):
不揮発性メモリセルからなるメモリセルアレイと、上記メモリセルアレイ内の不良領域のアドレスを格納するレジスタと、複数個の内部電圧生成回路と、上記複数個の内部電圧生成回路のそれぞれに対応して設けられ、各生成回路で生成される内部電圧値を設定するためのトリミング値を格納するレジスタとを備え、半導体チップ上に集積された不揮発性半導体メモリにおいて、上記全てのレジスタの内容をリセットする第1のステップと、上記各レジスタの内容を各半導体チップ毎の素性に応じた値に設定する第2のステップとからなるテストを電源を投入した後に電源を切ることなく続けて行うことを特徴とする不揮発性半導体メモリのテスト方法。
IPC (11件):
G11C 29/00 673
, G11C 29/00 603
, G11C 29/00
, G11C 29/00 655
, G01R 31/28
, G01R 31/319
, G01R 31/3183
, G06F 12/16 330
, G11C 17/00
, G11C 16/02
, G11C 16/06
FI (15件):
G11C 29/00 673 B
, G11C 29/00 603 J
, G11C 29/00 603 P
, G11C 29/00 655 Z
, G06F 12/16 330 D
, G11C 17/00 D
, G01R 31/28 B
, G01R 31/28 V
, G01R 31/28 P
, G01R 31/28 R
, G01R 31/28 Q
, G11C 17/00 611 E
, G11C 17/00 612 E
, G11C 17/00 632 C
, G11C 17/00 639 A
Fターム (47件):
2G032AA08
, 2G032AD02
, 2G032AD08
, 2G032AG01
, 2G032AG07
, 2G032AH04
, 2G032AK11
, 2G032AK19
, 2G032AL00
, 2G032AL11
, 5B003AA05
, 5B003AB05
, 5B003AD02
, 5B003AD03
, 5B003AD05
, 5B003AD08
, 5B003AD09
, 5B003AE01
, 5B003AE04
, 5B018GA03
, 5B018JA12
, 5B018KA01
, 5B018NA04
, 5B018QA13
, 5B025AA03
, 5B025AB01
, 5B025AC01
, 5B025AD01
, 5B025AD04
, 5B025AD06
, 5B025AD08
, 5B025AD09
, 5B025AD13
, 5B025AD16
, 5B025AE09
, 5L106AA10
, 5L106CC09
, 5L106CC14
, 5L106CC17
, 5L106DD22
, 5L106DD23
, 5L106DD24
, 5L106DD25
, 5L106EE02
, 5L106EE07
, 5L106EE08
, 5L106GG01
引用特許:
前のページに戻る