特許
J-GLOBAL ID：200903057345972533

半導体装置およびその製造方法

発明者：
前田 茂伸

前田 茂伸 について

, 
山口 泰男

山口 泰男 について

, 
平野 有一

平野 有一 について

, 
一法師 隆志

一法師 隆志 について

, 
松本 拓治

松本 拓治 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-117720
公開番号（公開出願番号）：特開2001-308273
出願日： 2000年04月19日
公開日（公表日）： 2001年11月02日
要約：
【要約】【課題】 インダクタを有した半導体装置において、静電誘導損失および電磁誘導損失を低減できるとともに、構造および製造工程が複雑になることを防止した半導体装置を提供する。【解決手段】 RF回路部RPにおいては、SOI層3のスパイラルインダクタSIの配設領域に対応する領域が複数のトレンチ分離酸化膜11によって分割され、複数のSOI領域21が形成されている。トレンチ分離酸化膜11は、SOI層3の表面から埋め込み酸化膜2の表面に達するように配設されたトレンチ内にシリコン酸化膜を埋め込むことで形成され、各SOI領域21は電気的に完全に分離されている。なお、トレンチ分離酸化膜11は、所定の形成幅で、埋め込み酸化膜2の表面に対してほぼ垂直に延在する形状を有している。
請求項（抜粋）：
半導体基板と、前記半導体基板の主面内に配設されたシールド層と、前記シールド層の形成領域上に層間絶縁膜を間に挟んで配設されたインダクタンス素子とを備え、前記シールド層は、接地電位に接続された少なくとも1つの導電部と、前記少なくとも1つの導電部の平面内に前記インダクタンス素子によって誘起される渦電流の経路を遮断する少なくとも1つの電流遮断部とを有する、半導体装置。
IPC (5件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/762 ,  H01L 21/76 ,  H01L 29/786
FI (7件)：
H01L 27/04 L ,  H01L 21/76 D ,  H01L 21/76 L ,  H01L 27/04 H ,  H01L 29/78 613 Z ,  H01L 29/78 621 ,  H01L 29/78 626 C
Fターム (35件)：
5F032AA01 ,  5F032AA13 ,  5F032AA35 ,  5F032AA44 ,  5F032AC04 ,  5F032CA17 ,  5F032CA21 ,  5F032DA54 ,  5F032DA55 ,  5F038AZ04 ,  5F038BH10 ,  5F038BH19 ,  5F038DF12 ,  5F038EZ06 ,  5F038EZ20 ,  5F110AA30 ,  5F110BB03 ,  5F110BB04 ,  5F110BB13 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE14 ,  5F110EE31 ,  5F110GG02 ,  5F110HK05 ,  5F110NN03 ,  5F110NN23 ,  5F110NN61 ,  5F110NN62 ,  5F110NN63 ,  5F110NN65 ,  5F110NN66 ,  5F110NN71
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM