特許
J-GLOBAL ID：200903058760344650

薄膜キャパシタ素子

発明者：
村田 眞司

村田 眞司 について

, 
山村 憲

山村 憲 について


出願人/特許権者：
アルプス電気株式会社

アルプス電気株式会社 について


代理人 (1件)： 武 顕次郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-202394
公開番号（公開出願番号）：特開2002-025854
出願日： 2000年07月04日
公開日（公表日）： 2002年01月25日
要約：
【要約】【課題】 高Q値化を維持しつつブレイクダウン電圧の向上を図り、かつ容量値のバラツキを低減することのできる薄膜キャパシタ素子を提供すること。【解決手段】 基板1上に下部電極2と誘電体層3をスパッタ法等により順次積層した後、フォトレジストを用いて絶縁体層5をパターン形成することにより、誘電体層3の周縁部を開口5aを有する絶縁体層5によって覆い、さらに、絶縁体層5上にスパッタ法等により上部電極4を形成して、上部電極4を絶縁体層5の開口5a内で誘電体層3に積層させた。
請求項（抜粋）：
基板上に下部電極と誘電体層が順次積層されると共に、この誘電体層の周縁部が開口を有する絶縁体層によって覆われており、この絶縁体層上に形成された上部電極が前記開口内で前記誘電体層に積層されていることを特徴とする薄膜キャパシタ素子。
IPC (3件)：
H01G 4/33 ,  H01G 4/12 391 ,  H01L 21/3065
FI (3件)：
H01G 4/12 391 ,  H01G 4/06 102 ,  H01L 21/302 J
Fターム (29件)：
5E001AB06 ,  5E001AC04 ,  5E001AC09 ,  5E001AE00 ,  5E001AH03 ,  5E001AH07 ,  5E001AJ01 ,  5E001AJ02 ,  5E082AB03 ,  5E082BC35 ,  5E082BC38 ,  5E082EE05 ,  5E082EE18 ,  5E082EE23 ,  5E082EE37 ,  5E082EE39 ,  5E082EE47 ,  5E082FG03 ,  5E082FG22 ,  5E082FG42 ,  5E082FG51 ,  5E082KK01 ,  5F004DB03 ,  5F004DB08 ,  5F004DB26 ,  5F004EA08 ,  5F004EA11 ,  5F004EB02 ,  5F004EB08
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM