特許
J-GLOBAL ID：200903058765550932

強誘電体素子とその製造方法、強誘電体メモリ、及びインクジェット式記録ヘッド

発明者：
藤井 隆満

藤井 隆満 について


出願人/特許権者：
富士フイルム株式会社

富士フイルム株式会社 について


代理人 (2件)： 柳田 征史 ,  佐久間 剛
公報種別：公開公報
出願番号（国際出願番号）：特願2006-173308
公開番号（公開出願番号）：特開2008-004782
出願日： 2006年06月23日
公開日（公表日）： 2008年01月10日
要約：
【課題】強誘電体素子の製造方法において、高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶性及び結晶配向性に優れた強誘電体膜を成膜する。【解決手段】Zrを含むシード層31と下部電極32とを順次成膜する工程(A)と、シード層31に含まれるZrを拡散させて、該元素を下部電極32の表面に析出させる工程(B)と、下部電極32上に強誘電体膜33を成膜する工程(C)とを順次実施する。この強誘電体素子を用いた強誘電体キャパシタ及び強誘電体メモリ、また強誘電体素子を圧電素子として用いたインクジェット式記録装置を提供する。【選択図】図3
請求項（抜粋）：
下部電極と強誘電体膜と上部電極との積層構造を有し、前記下部電極と前記上部電極とにより前記強誘電体膜に対して電界が印加される強誘電体素子の製造方法において、 Zrを含むシード層と前記下部電極とを順次成膜する工程(A)と、 前記シード層に含まれるZrを拡散させて、該元素を前記下部電極の表面に析出させる工程(B)と、 前記下部電極上に前記強誘電体膜を成膜する工程(C)とを順次有することを特徴とする強誘電体素子の製造方法。
IPC (8件)：
H01L 21/824 ,  H01L 27/105 ,  H01L 41/09 ,  H01L 41/187 ,  H01L 41/18 ,  B41J 2/16 ,  B41J 2/045 ,  B41J 2/055
FI (6件)：
H01L27/10 444B ,  H01L41/08 J ,  H01L41/18 101D ,  H01L41/18 101Z ,  B41J3/04 103H ,  B41J3/04 103A
Fターム (32件)：
2C057AF51 ,  2C057AF93 ,  2C057AG44 ,  2C057AG92 ,  2C057AG93 ,  2C057AP14 ,  2C057AP51 ,  2C057AP90 ,  2C057BA04 ,  2C057BA14 ,  5F083AD21 ,  5F083FR02 ,  5F083FR03 ,  5F083GA27 ,  5F083GA29 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA16 ,  5F083JA17 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA43 ,  5F083JA45 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM