特許
J-GLOBAL ID：200903060193800554

半導体装置及び半導体記憶装置

発明者：
服部 信美

服部 信美 について

, 
成岡 英樹

成岡 英樹 について

, 
山本 秀和

山本 秀和 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-126893
公開番号（公開出願番号）：特開2000-323484
出願日： 1999年05月07日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 LSIの設計の自由度を阻害することく、十分なゲッタリングが可能な、SOI構造を有する半導体装置、及び半導体記憶装置を提供すること。【解決手段】 この発明に係る半導体装置の製造方法は絶縁層上にシリコン層が設けられたSOI構造を有する半導体ウエーハ1を備え、半導体ウエーハ1が、半導体素子が形成される複数の素子形成領域1aと、素子形成領域1aの間に設けられた切断用領域1bとを有する半導体装置であって、切断用領域1bに、所定深さを有する凹部と、この凹部に埋設されてなるゲッタリング部材とを有するゲッタリングサイトが設けるようにしたものである。
請求項（抜粋）：
絶縁層上にシリコン層が設けられたSOI構造を有する半導体ウエーハを備え、上記半導体ウエーハが、半導体素子が形成される複数の素子形成領域と、上記素子形成領域の間に設けられた切断用領域とを有する半導体装置であって、上記切断用領域に、所定深さを有する凹部と、この凹部に埋設されてなるゲッタリング部材とを有するゲッタリングサイトが設けられていることを特徴とする半導体装置。
IPC (9件)：
H01L 21/322 ,  H01L 21/76 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/10 481 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 27/12 ,  H01L 29/786
FI (8件)：
H01L 21/322 P ,  H01L 21/322 Q ,  H01L 27/10 481 ,  H01L 27/12 F ,  H01L 21/76 L ,  H01L 27/10 381 ,  H01L 27/10 681 F ,  H01L 29/78 626 Z
Fターム (22件)：
5F032AA35 ,  5F032AA44 ,  5F032AA47 ,  5F032AA66 ,  5F032CA17 ,  5F032DA24 ,  5F083AD00 ,  5F083AD24 ,  5F083BS00 ,  5F083ER22 ,  5F083GA25 ,  5F083GA30 ,  5F083PR00 ,  5F083PR05 ,  5F083PR40 ,  5F110AA30 ,  5F110CC02 ,  5F110DD05 ,  5F110GG02 ,  5F110GG12 ,  5F110QQ05 ,  5F110QQ28
引用特許：
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM