特許
J-GLOBAL ID:200903061249759427

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 木村 満
公報種別:公開公報
出願番号(国際出願番号):特願2007-153293
公開番号(公開出願番号):特開2008-306071
出願日: 2007年06月08日
公開日(公表日): 2008年12月18日
要約:
【課題】高精度なチップ搭載を実現し、製造工程中において、基材上にチップ搭載時の位置マークを設ける必要がなく、基材の除去を容易にすることができる、高密度、薄型及び低コストを実現する半導体装置及びその製造方法を提供する。【解決手段】位置マーク22が設けられた支持基板21上に透明基板23を配置し、剥離材料24を設ける。その上に、電極素子13が上になるように半導体素子11を配置した後、支持基板21を取り外す。次に、半導体素子11を覆うように絶縁樹脂12を剥離材料24上に形成した後、ビア14、配線層15、絶縁層16、外部端子17及びソルダーレジスト18を形成する。その後、剥離材料24により透明基板23を半導体装置から剥離する。【選択図】図9
請求項(抜粋):
電極端子を有する半導体素子と、この半導体素子の前記電極端子が設けられた面及び側面を封止するように形成された絶縁層と、前記電極端子と電気的に接続された1又は複数層の配線層と、を有し、前記絶縁層における前記配線層が設けられた側の面の反対側の面は、前記半導体素子の前記電極端子が設けられた面の反対側の面と平行な平坦面であることを特徴とする半導体装置。
IPC (1件):
H01L 23/12
FI (2件):
H01L23/12 501P ,  H01L23/12 N
引用特許:
出願人引用 (3件) 審査官引用 (8件)
全件表示

前のページに戻る