特許
J-GLOBAL ID：200903061681271290

薄膜トランジスタの製法

発明者：
平尾 孝

平尾 孝 について

, 
古田 守

古田 守 について

, 
古田 寛

古田 寛 について

, 
松田 時宜

松田 時宜 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2005-255732
公開番号（公開出願番号）：特開2007-073558
出願日： 2005年09月02日
公開日（公表日）： 2007年03月22日
要約：
【課題】 トップゲート構造を有し、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜を用いる薄膜トランジスタのゲート絶縁膜作製工程において、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜表面に、酸化性ガスによるプラズマ処理を施すことにより、半導体薄膜表面を酸素終端しつつ清浄化しゲート絶縁膜を形成することで、ゲート絶縁膜と半導体薄膜間で良好な界面を形成し、ソース・ドレイン間の短絡やリーク電流の発生を低減した高性能薄膜トランジスタの製法の提供。【解決手段】 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜として用いるトップゲート型薄膜トランジスタの製法であって、前記半導体薄膜にパターン加工を施した後、該半導体薄膜の表面全面を被覆するゲート絶縁膜をシリコン系絶縁膜により形成する加工前において、前記半導体薄膜表面全面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、前記表面処理に引き続き、真空中にて連続して前記ゲート絶縁膜を形成することを特徴とする薄膜トランジスタの製法。【選択図】 図2
請求項（抜粋）：
酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜として用いるトップゲート型薄膜トランジスタの製法であって、前記半導体薄膜にパターン加工を施した後、該半導体薄膜の表面全面を被覆するゲート絶縁膜をシリコン系絶縁膜により形成する加工前において、前記半導体薄膜層表面全面に酸化性ガスを用いたプラズマ雰囲気にて表面処理を行い、前記表面処理に引き続き、真空中にて連続して前記ゲート絶縁膜を形成することを特徴とする薄膜トランジスタの製法。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (2件)：
H01L29/78 618B ,  H01L29/78 617V
Fターム (32件)：
5F110AA06 ,  5F110AA30 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD11 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF28 ,  5F110FF29 ,  5F110FF30 ,  5F110FF31 ,  5F110FF35 ,  5F110GG04 ,  5F110GG24 ,  5F110GG25 ,  5F110GG43 ,  5F110GG58 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK06 ,  5F110HK07 ,  5F110HK22 ,  5F110HK33 ,  5F110HL04 ,  5F110HL23 ,  5F110NN72
引用特許：
出願人引用 (3件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM