特許
J-GLOBAL ID：200903063741649125
半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-034994
公開番号（公開出願番号）：特開2002-246281
出願日： 2001年02月13日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】 ウェハのダイシングの際に導電層の飛散が抑制される半導体装置の製造方法とそれに用いられるレチクルを提供する。【解決手段】 所定のレチクルを用いて、順次露光光をネガレジストに照射(ショット)する。ネガレジストでは、露光光が照射された領域がレジストパターンとして残される。ウェハ外周領域Pでは露光光はネガレジストに照射されない。その後、現像処理を施すことによりネガレジストパターンを形成し、これをマスクとして第1導電層にエッチングを施すことにより第1金属配線層11aを形成する。ウェハ外周領域Pではレジストパターンは形成されていないため、第1導電層は残らないことになる。
請求項（抜粋）：
半導体基板としてのウェハ上に導電層を形成する工程と、前記導電層上にレジストを塗布するレジスト塗布工程と、前記ウェハにおいて半導体チップをそれぞれ形成するための複数のチップ形成領域に位置する前記レジストに対して、所定のレチクルを介して露光光を順次照射する露光工程と、前記露光工程の後前記レジストに現像処理を行うことにより、前記導電層をパターニングするためのレジストパターンを形成する現像工程と、前記レジストパターンをマスクとして、前記導電層にエッチングを施すことにより導電領域を形成する工程とを有し、前記露光工程は、前記複数のチップ形成領域のうち最外周に位置するチップ形成領域よりも外側の領域において設けられるダイシングにより切断される領域に対して前記レジストが残らないように所定の処理を施す工程を備えた、半導体装置の製造方法。
IPC (4件)：
H01L 21/027
, G03F 1/08
, G03F 7/20 521
, H01L 21/301
G03F 1/08 D
, G03F 7/20 521
, H01L 21/30 514 B
, H01L 21/30 577
, H01L 21/78 L
2H095BB02
, 2H095BE03
, 2H095BE06
, 2H095BE08
, 5F046AA25
, 5F046AA28
, 5F046CB17
, 5F046CC14
, 5F046DA29
