特許
J-GLOBAL ID：200903066501249005
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-045315
公開番号（公開出願番号）：特開平10-302487
出願日： 1998年02月26日
公開日（公表日）： 1998年11月13日
要約：
【要約】【課題】 フラッシュEEPROMにおける自動書き込みや自動消去に際してセル閾値の制御を確実に行うことができ、性能、信頼性を向上し得る半導体記憶装置を提供すること。【解決手段】 浮遊ゲートおよび制御ゲートが積層された二層ゲート構造を有する複数の不揮発性のメモリセルが配列されたメモリセルアレイ10と、書き込みコマンド入力に基づいて、前記メモリセルアレイにおけるデータ書き込みの対象となる1つまたは複数のメモリセルを指定して自動的に書き込み処理を制御する自動書き込み制御回路PLAとを備え、前記自動書き込み制御回路は、自動書き込みの開始時にまず書き込みベリファイを行い、前記書き込みベリファイの結果書き込みが必要なメモリセルについて書き込み及び書き込みベリファイを書き込みが完了するまで繰り返す。
請求項（抜粋）：
浮遊ゲートおよび制御ゲートが積層された二層ゲート構造を有する複数の不揮発性のメモリセルが配列されたメモリセルアレイと、書き込みコマンド入力に基づいて、前記メモリセルアレイにおけるデータ書き込みの対象となる1つまたは複数のメモリセルを指定して自動的に書き込み処理を制御する自動書き込み制御回路と、を備え、前記自動書き込み制御回路は、自動書き込みの開始時にまず書き込みベリファイを行い、前記書き込みベリファイの結果書き込みが必要なメモリセルについて書き込み及び書き込みベリファイを書き込みが完了するまで繰り返すことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 16/02
, G11C 16/04
, G11C 29/00 673
G11C 17/00 611 A
, G11C 29/00 673 K
, G11C 17/00 612 B
, G11C 17/00 621 B
