特許
J-GLOBAL ID:200903067588475762
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
深見 久郎 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-029779
公開番号(公開出願番号):特開2002-231828
出願日: 2001年02月06日
公開日(公表日): 2002年08月16日
要約:
【要約】【課題】 MOSトランジスタを有する半導体装置のリーク電流を低減する。【解決手段】 本発明に係る半導体装置は、活性領域と分離領域とを有する半導体基板1と、活性領域上に酸化膜8を介して形成されたゲート電極9と、ゲート電極9の両側に形成された1組の不純物領域とを備え、活性領域表面が、全体にわたってラウンド形状を有し、分離領域に近づくにつれて下方に傾斜する。当該ラウンド形状は、分離酸化膜5の形成時にバーズビーク部を活性領域上で接続することで形成できる。
請求項(抜粋):
活性領域と分離領域とを有する半導体基板と、前記活性領域上に絶縁膜を介して形成されたゲート電極と備え、前記活性領域表面が、全体にわたってラウンド形状を有し、前記分離領域に近づくにつれて下方に傾斜する、半導体装置。
IPC (3件):
H01L 21/8244
, H01L 27/11
, H01L 29/78
FI (2件):
H01L 27/10 381
, H01L 29/78 301 H
Fターム (17件):
5F083BS02
, 5F083BS03
, 5F083BS09
, 5F083GA06
, 5F083GA21
, 5F083NA02
, 5F083PR05
, 5F083PR40
, 5F140AA24
, 5F140AA40
, 5F140AC32
, 5F140BB13
, 5F140BD18
, 5F140BE03
, 5F140BE07
, 5F140CB01
, 5F140CB04
引用特許:
出願人引用 (11件)
-
スタテイツクメモリ
公報種別:公開公報
出願番号:特願平3-262842
出願人:日本電気株式会社
-
特開平2-246372
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平10-079106
出願人:三菱電機株式会社
全件表示
審査官引用 (11件)
-
スタテイツクメモリ
公報種別:公開公報
出願番号:特願平3-262842
出願人:日本電気株式会社
-
特開平2-246372
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平10-079106
出願人:三菱電機株式会社
全件表示
前のページに戻る