特許
J-GLOBAL ID:200903069028928136
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2004-092859
公開番号(公開出願番号):特開2005-285809
出願日: 2004年03月26日
公開日(公表日): 2005年10月13日
要約:
【課題】高誘電率ゲート絶縁膜削れ及び半導体基板掘れを防止し、かつ、寸法変換差が少ない高精度なゲート電極の加工を実現することができる半導体装置およびその製造方法を提供することにある。【解決手段】高誘電率ゲート絶縁膜5上に、トランジスタの閾値電圧を制御できる仕事関数を有する、金属を含む第1ゲート電極層6を堆積し、第1ゲート電極層6上にドライエッチングで垂直に加工し易い材料からなる第2ゲート電極層7を堆積する。第2ゲート電極層7として、例えば、ポリシリコンまたはシリサイドまたはW,Mo.Tiなどの高融点金属を採用する。そして、第2ゲート電極層7上にSiO2 からなるエッチングマスク9を形成し、エッチングマスク9を用いて第1ゲート電極層6および第2ゲート電極層7をエッチングすることにより、ゲート電極8を形成する。【選択図】図4
請求項(抜粋):
半導体基板上に形成された高誘電率ゲート絶縁膜と、
前記高誘電率ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側の前記半導体基板に形成され、ソースあるいはドレイン領域となる半導体領域と、を有し、
前記ゲート電極は、
前記高誘電率ゲート絶縁膜上に形成され、トランジスタの閾値電圧を制御し得る仕事関数をもつ、金属を含む第1ゲート電極層と、
前記第1ゲート電極層上に形成され、前記第1ゲート電極層よりもドライエッチングによる垂直加工性が容易な材料からなる第2ゲート電極層と
を有する半導体装置。
IPC (5件):
H01L29/78
, H01L21/28
, H01L21/3065
, H01L29/423
, H01L29/49
FI (6件):
H01L29/78 301G
, H01L21/28 E
, H01L21/28 301R
, H01L21/28 301S
, H01L29/58 G
, H01L21/302 105A
Fターム (70件):
4M104BB04
, 4M104BB06
, 4M104BB13
, 4M104BB14
, 4M104BB16
, 4M104BB17
, 4M104BB18
, 4M104BB19
, 4M104BB20
, 4M104BB21
, 4M104BB22
, 4M104BB27
, 4M104BB28
, 4M104BB29
, 4M104BB30
, 4M104BB32
, 4M104BB36
, 4M104CC05
, 4M104DD65
, 4M104FF13
, 4M104GG09
, 4M104HH14
, 5F004AA02
, 5F004BA20
, 5F004CA02
, 5F004CA03
, 5F004CA04
, 5F004CA06
, 5F004DA00
, 5F004DA04
, 5F004DA26
, 5F004DB00
, 5F004DB12
, 5F004DB17
, 5F004EA13
, 5F004EA28
, 5F004EB02
, 5F140AA06
, 5F140AA39
, 5F140BA01
, 5F140BD01
, 5F140BD04
, 5F140BD09
, 5F140BD11
, 5F140BD13
, 5F140BE09
, 5F140BE10
, 5F140BF05
, 5F140BF06
, 5F140BF07
, 5F140BF08
, 5F140BF10
, 5F140BF11
, 5F140BF14
, 5F140BF17
, 5F140BF18
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG30
, 5F140BG38
, 5F140BG39
, 5F140BG52
, 5F140BG53
, 5F140BH15
, 5F140BK02
, 5F140BK13
, 5F140BK20
, 5F140BK40
, 5F140CB04
引用特許: