特許
J-GLOBAL ID：200903071275960322

半導体記憶装置及びデ-タバス制御方法

発明者：
鈴木 孝章

鈴木 孝章 について

, 
藤岡 伸也

藤岡 伸也 について

, 
佐藤 靖治

佐藤 靖治 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-155474
公開番号（公開出願番号）：特開2000-057769
出願日： 1999年06月02日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】 本発明は、データバスの占有率の向上を実現させる共に、データ読出し及びデータ書込みの高速処理を実現する半導体記憶装置、及びその半導体記憶装置によるデータバス制御方法を提供することを目的とする。【解決手段】 少なくとも1つのメモリセルアレイを有し、かつ第1のデータバスに接続された複数のバンクを有する半導体記憶装置において、各バンクはそれぞれコマンドによって示される情報が供給され、これにより対応する1つのバンクに対する書込み又は読出し処理を制御する制御部を有し、該制御部はデータ読出し処理実行中の第1のデータバスの空白期間を専有しないように、第1のデータバスに対するデータ書込み/読出し処理を制御する。
請求項（抜粋）：
少なくとも1つのメモリセルアレイを有し、かつ第1のデータバスに接続された複数のバンクを有する半導体記憶装置において、各バンクはそれぞれコマンドによって示される情報が供給され、これにより対応する1つのバンクに対する書込み又は読出し処理を制御する制御部を有し、該制御部はデータ読出し処理実行中の第1のデータバスの空白期間を専有しないように、第1のデータバスに対するデータ書込み/読出し処理を制御することを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/407 ,  G11C 11/409 ,  G11C 11/401
FI (3件)：
G11C 11/34 362 S ,  G11C 11/34 354 R ,  G11C 11/34 362 H
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (3件)
  • 同期型半導体記憶装置
    公報種別：公開公報   出願番号：特願平7-227996   出願人：三菱電機株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平8-056130   出願人：株式会社日立製作所
  • 特開平4-085789

前のページに戻る

TOP

BOTTOM