特許
J-GLOBAL ID：200903071713286311

半導体装置

発明者：
竹原 秀樹

竹原 秀樹 について

, 
吉川 則之

吉川 則之 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (2件)： 板垣 孝夫 ,  森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-041942
公開番号（公開出願番号）：特開2004-253579
出願日： 2003年02月20日
公開日（公表日）： 2004年09月09日
要約：
【課題】半導体素子をフリップチップ実装した、小型で高放熱性を併せ持った高信頼性の半導体装置を提供する。【解決手段】セラミック多層基板1の表面に半導体素子2がフリップチップ実装された半導体装置において、前記セラミック多層基板1に、前記半導体素子2の搭載領域の下方の基板内層部から基板裏面部にわたるビアホール11が複数に形成され、各ビアホール11内に銀ペースト12などの金属系充填材が充填された構成とする。これにより、半導体素子2の熱はそのバンプ6を介してセラミック多層基板1の表面の電極ランド4に、次いでその下方に位置する複数のビアホール1のそれぞれに充填された銀ペースト12を通じて基板裏面へと効果的に伝えられ、ビアホール11が存在しない従来装置に比べて放熱効果が大きく向上する。フリップチップ実装であるため、当然ながら、金属ワイヤーによる接続と比べて実装密度の向上、基板面積の小型化が可能である。【選択図】 図1
請求項（抜粋）：
セラミック多層基板の表面に半導体素子がフリップチップ実装された半導体装置において、前記セラミック多層基板に、前記半導体素子の搭載領域の下方の基板内層部から基板裏面部にわたるビアホールが複数に形成され、各ビアホール内に金属系充填材が充填された半導体装置。
IPC (4件)：
H01L23/12 ,  H01L23/13 ,  H01L23/36 ,  H05K7/20
FI (5件)：
H01L23/12 J ,  H05K7/20 C ,  H05K7/20 F ,  H01L23/12 C ,  H01L23/36 C
Fターム (8件)：
5E322AA11 ,  5E322FA05 ,  5F036AA01 ,  5F036BA23 ,  5F036BB08 ,  5F036BC06 ,  5F036BD21 ,  5F036BE09
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM