特許
J-GLOBAL ID:200903075198395590
半導体装置およびその製造方法
発明者:
,
出願人/特許権者:
代理人 (12件):
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2004-245062
公開番号(公開出願番号):特開2006-066503
出願日: 2004年08月25日
公開日(公表日): 2006年03月09日
要約:
【課題】 高速動作が可能で信頼性に優れた半導体装置を提供する。また、High-k膜を用いてヒステリシスの増加を抑制するとともに、移動度の小さい半導体装置の製造方法を提供する。【解決手段】 シリコン基板の上に形成されたシリコン酸窒化膜と、このシリコン酸窒化膜の上に形成された高誘電率絶縁膜とを有する半導体装置において、シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、このシリコン酸窒化膜中の窒素濃度の平均値に対してシリコン基板との界面付近で低く、高誘電率絶縁膜との界面付近で高くなることを特徴とする。これにより、熱処理によるヒステリシスの増加および移動度の低下の小さい半導体装置とすることができる。【選択図】 図8
請求項(抜粋):
シリコン基板の上に形成されたシリコン酸窒化膜と、
前記シリコン酸窒化膜の上に形成された高誘電率絶縁膜とを有する半導体装置において、
前記シリコン酸窒化膜中の窒素濃度が膜厚方向に分布を持ち、該シリコン酸窒化膜中の窒素濃度の平均値に対して前記シリコン基板との界面付近で低く、前記高誘電率絶縁膜との界面付近で高くなることを特徴とする半導体装置。
IPC (1件):
FI (1件):
Fターム (15件):
5F058BA01
, 5F058BA20
, 5F058BC03
, 5F058BD01
, 5F058BD05
, 5F058BD15
, 5F058BE03
, 5F058BF02
, 5F058BF11
, 5F058BF37
, 5F058BF55
, 5F058BF63
, 5F058BF64
, 5F058BH03
, 5F058BJ01
引用特許:
前のページに戻る