半導体メモリ用のメインアンプ回路、半導体メモリ、および半導体メモリの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-133841
公開番号（公開出願番号）：特開平10-134573
出願日： 1997年05月23日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】書込みアンプ回路と共に動作する半導体メモリ用のメインアンプ回路を提供する。【解決手段】メインアンプ回路と書込みアンプ回路との両方が、第1のプラス電圧レベルで動作し、2つのI/Oバスを第2のプラス電圧レベルへ選択的に駆動し、プリチャージすることができるものである。メインアンプ回路130は、2つのI/Oバスの分離と2つのI/Oバスのプリチャージとの両方を実行することができるプリチャージ回路134と、その第1のセクションをアクティブにする信号を発信するためのアクティブ化回路(NAND回路132)とを有し、2つのI/Oバスが分離していないときのみ、2つのI/O信号をプリチャージするよう前記信号が第1のセクションをイネーブルにする。

請求項（抜粋）：

書込みアンプ回路と共に動作する半導体メモリ用のメインアンプ回路であって、該メインアンプ回路と該書込みアンプ回路との両方が第1のプラス電圧レベルで動作し、2つのI/Oバスを第2のプラス電圧レベルへ選択的に駆動し、プリチャージすることができるものであり、該メインアンプ回路は、前記2つのI/Oバスの分離と該2つのI/Oバスのプリチャージとの両方を実行することができるプリチャージ回路と、その第1のセクションをアクティブにする信号を発信するためのアクティブ化回路とを有し、前記2つのI/Oバスが分離しているときのみ、2つのI/O信号をプリチャージするよう前記信号が前記第1のセクションをイネーブルにすることを特徴とする半導体メモリ用のメインアンプ回路。

IPC (6件)：

G11C 11/409 , G11C 11/407 , G11C 11/401 , G11C 29/00 671 , H01L 27/108 , H01L 21/8242

FI (6件)：

G11C 11/34 354 R , G11C 29/00 671 Z , G11C 11/34 353 F , G11C 11/34 362 S , G11C 11/34 371 A , H01L 27/10 681 F

引用特許：

出願人引用 (11件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-187808 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
データ読出し用半導体集積回路
公報種別：公開公報出願番号：特願平6-024252 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
半導体記憶装置、及びデータ処理装置
公報種別：公開公報出願番号：特願平6-049788 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社

全件表示

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-187808 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社

前のページに戻る