特許
J-GLOBAL ID：200903078396062644
シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および1つ以上のメモリ・セルを含む集積回路
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
上野 剛史
, 太佐 種一
, 市位 嘉宏
, 坂口 博
公報種別：公開公報
出願番号（国際出願番号）：特願2007-216287
公開番号（公開出願番号）：特開2008-060569
出願日： 2007年08月22日
公開日（公表日）： 2008年03月13日
要約：
【課題】メモリ・セルは、半導体フィーチャおよび相変化材料を含む。【解決手段】半導体フィーチャは、半導体フィーチャを第1の電極および第2の電極に分割する溝を画成する。相変化材料は、少なくとも部分的にこの溝を満たし、第1および第2の電極を電気的に結合するように働く。相変化材料の少なくとも一部は、第1および第2の電極のうちの少なくとも1つに対して加えられるスイッチング信号に呼応して、低電気抵抗状態と高電気抵抗状態を切り換えるように作動する。【選択図】図1
請求項（抜粋）：
半導体フィーチャを第1の電極および第2の電極に分割する溝を画成する前記半導体フィーチャと、
前記溝を少なくとも部分的に満たし、かつ前記第1および第2の電極を電気的に結合する相変化材料とを含み、
前記相変化材料の少なくとも一部が、前記第1および第2の電極のうちの少なくとも1つに対して加えられるスイッチング信号に呼応して、低電気抵抗状態と高電気抵抗状態を切り換えるように作動する、メモリ・セル。
IPC (2件)：
FI (2件)：
H01L27/10 448
, H01L45/00 A
5F083FZ10
, 5F083GA05
, 5F083HA02
, 5F083HA08
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA60
, 5F083MA06
, 5F083MA19
, 5F083PR06
, 5F083PR40
, 5F083ZA21
, 5F083ZA23
