特許
J-GLOBAL ID：200903079767794585

マスク及びその設計方法

発明者：
玉置 徳彦

玉置 徳彦 について

, 
内藤 康志

内藤 康志 について

, 
宮島 明夫

宮島 明夫 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-310952
公開番号（公開出願番号）：特開2003-114515
出願日： 2001年10月09日
公開日（公表日）： 2003年04月18日
要約：
【要約】【課題】 マスクパターンレイアウトに依存して回路パターンに寸法ばらつきが生じることを防止する。【解決手段】 回路パターンの寸法に影響を及ぼす複数のパラメータに対して規格を設定すると共に、回路パターンと対応してマスクに設けられるマスクパターンのレイアウトを決定する。その後、マスクパターンレイアウトに基づき、マスクにおけるダミーパターン配置可能領域を決定する。その後、ダミーパターン配置可能領域の全体にダミーパターンが一様に配置されたとしたときに、ダミーパターンと対応して形成されるダミー回路パターンと回路パターンとを考慮して算出された各パラメータの値が規格を満たすようにダミーパターンのレイアウトを決定する。
請求項（抜粋）：
半導体集積回路装置の回路パターンを形成するためのマスクを設計するマスク設計方法であって、前記回路パターンの寸法に影響を及ぼす複数のパラメータに対して規格を設定する工程と、前記回路パターンと対応して前記マスクに設けられるマスクパターンのレイアウトを決定する工程と、前記マスクパターンのレイアウトに基づき、前記マスクにおけるダミーパターン配置可能領域を決定する工程と、前記ダミーパターン配置可能領域の全体にダミーパターンが一様に配置されたとしたときに、前記ダミーパターンと対応して前記半導体集積回路装置に形成されるダミー回路パターンと前記回路パターンとを考慮して算出された前記複数のパラメータの値が前記規格を満たすように前記ダミーパターンのレイアウトを決定する工程とを備えていることを特徴とするマスク設計方法。
IPC (3件)：
G03F 1/08 ,  H01L 21/027 ,  H01L 21/82
FI (5件)：
G03F 1/08 A ,  G03F 1/08 D ,  H01L 21/82 C ,  H01L 21/30 502 P ,  H01L 21/82 D
Fターム (7件)：
2H095BB01 ,  2H095BB02 ,  5F064CC09 ,  5F064EE15 ,  5F064EE51 ,  5F064GG03 ,  5F064HH06
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM