特許
J-GLOBAL ID：200903081583549310

半導体の製造方法

発明者：
大隈 一暢

大隈 一暢 について

, 
西田 敏明

西田 敏明 について

, 
斉藤 剛

斉藤 剛 について

, 
吉開 元彦

吉開 元彦 について


出願人/特許権者：
株式会社日立ハイテクノロジーズ

株式会社日立ハイテクノロジーズ について


代理人 (1件)： 特許業務法人第一国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-048159
公開番号（公開出願番号）：特開2006-237182
出願日： 2005年02月24日
公開日（公表日）： 2006年09月07日
要約：
【課題】 従来の方法に比べて、パターン間隔によらず安定的な素子分離領域を形成でき、良質な半導体の製造方法を提供する。【解決手段】 パターンニングされたレジスト201の下層に存在する反射防止膜202をエッチングし、反射防止膜202直下のシリコン窒化膜203およびシリコン酸化膜204から形成される絶縁膜層までエッチングを終了する。この時パターンの間隔によってはシリコン酸化膜204が残留する。シリコン基板205に対してシリコン酸化膜204の選択比が高いC4F8及びArから構成されるエッチング条件を用いて残留したシリコン酸化膜204を処理することにより、シリコン酸化膜204が全て除去され、パターン間隔によらずシリコン基板205の表面が露出する。次いでシリコン基板205との反応生成物207を絶縁膜壁に付着させながら徐々にエッチングが進行し、パターン間隔に依存せず十分に丸みを帯びたトップラウンド208を有するトレンチ206を形成することが可能となる。【選択図】 図2-2
請求項（抜粋）：
プラズマ処理装置を用いて、シリコン基板上にレジストおよび絶縁層から構成される多層膜をエッチングしてマスクを形成し、該マスクを用いてシリコン基板をエッチングしてトレンチを形成する半導体の製造方法であって、 半導体基板上にトレンチを形成する工程において、高次フルオロカーボンガスCxFyをソースガスとしてエッチング処理を行いトレンチ上端部に丸み(トップラウンド)を形成することを特徴とする半導体の製造方法。
IPC (2件)：
H01L 21/306 ,  H01L 21/76
FI (2件)：
H01L21/302 105A ,  H01L21/76 L
Fターム (20件)：
5F004AA02 ,  5F004BA14 ,  5F004CA02 ,  5F004DA00 ,  5F004DA04 ,  5F004DA16 ,  5F004DA18 ,  5F004DA22 ,  5F004DA23 ,  5F004DA26 ,  5F004DB01 ,  5F004DB03 ,  5F004DB07 ,  5F004EA13 ,  5F004EA37 ,  5F004EB02 ,  5F004EB04 ,  5F032AA36 ,  5F032DA23 ,  5F032DA28
引用特許：
出願人引用 (2件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM