特許
J-GLOBAL ID：200903082810854725
半導体素子のキャパシタ製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三枝 英二 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-341904
公開番号（公開出願番号）：特開2001-203339
出願日： 2000年11月09日
公開日（公表日）： 2001年07月27日
要約：
【要約】【課題】誘電体膜としてのTa2O5薄膜において、酸素空孔と不純物に起因する問題点を解決するとともに、高容量を得ることができる半導体素子のキャパシタ製造方法を提供することを主な目的とする。【解決手段】誘電体膜として(Ta2O5)1-x・(TiO2)x薄膜を形成させることにより、高容量の半導体素子のキャパシタを製造する。
請求項（抜粋）：
所定の下部パターン等が形成され、前記下部パターンを覆うよう層間絶縁膜が形成された半導体基板を提供する段階;前記層間絶縁膜上に下部電極を形成する段階;前記下部電極上に(Ta2O5)1-x・(Ti O2)x薄膜を非晶質状態で蒸着する段階;前記非晶質(Ta2O5)1-x・(TiO2)x薄膜を低温アニーリングする段階;誘電体膜として結晶質の(Ta2O5)1-x・(TiO2)x薄膜を形成させるために、前記低温アニーリングされた非晶質(Ta2O5)1-x・(TiO2)x薄膜を高温アニーリングする段階;及び前記(Ta2O5)1-x・(TiO2)x薄膜上に上部電極を形成する段階を含むことを特徴とする半導体素子のキャパシタ製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, C23C 16/40
, H01L 21/316
C23C 16/40
, H01L 21/316 X
, H01L 27/10 621 C
, H01L 27/10 651
