不揮発性記憶素子およびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (3件)：岩橋文雄 , 内藤浩樹 , 永野大介
公報種別：公開公報
出願番号（国際出願番号）：特願2006-037441
公開番号（公開出願番号）：特開2007-220768
出願日： 2006年02月15日
公開日（公表日）： 2007年08月30日
要約：

【課題】不揮発性記憶素子は同一ホール内に多層膜を埋め込むので微細化や高速化が難しい。また、多層膜の埋め込みに特化したプロセスやプロセス条件が必要となる。【解決手段】半導体プロセスと親和性のあるプロセスを用いて、層間絶縁膜23と層間絶縁膜25のそれぞれを貫通したコンタクトホール内に下部電極27と上部電極28を形成し、可変抵抗膜24を上記両電極で挟み込むことで記憶部29を形成する。この記憶部29は低誘電率の層間絶縁膜で周りを取り囲まれている。さらに、本発明のクロスポイント型の不揮発性記憶素子20は、素子構造上CMOSプロセス等との親和性もよいので、集積化と高速化に適している。【選択図】図1

請求項（抜粋）：

基板上に形成された第1の配線と、前記第1の配線上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜に形成された第1のコンタクトホール中に埋め込まれ、前記第1の配線と接続する下部電極と、少なくとも前記下部電極上に形成された可変抵抗膜と、少なくとも前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、前記第2の層間絶縁膜に形成された第2のコンタクトホール中に埋め込まれ、前記可変抵抗膜と接続する上部電極と、前記第2の層間絶縁膜上において前記上部電極と接続する第2の配線とを備え、前記上部電極と前記下部電極とに挟まれた領域の前記可変抵抗膜が、電気的パルスもしくは磁気的パルスの印加により抵抗値を増加または減少する特性を有する記憶部を構成し、前記抵抗値の変化により情報を記憶または読み出しを行うことを特徴とする不揮発性記憶素子。

IPC (5件)：

H01L 27/10 , H01L 21/824 , H01L 27/105 , H01L 29/417 , H01L 21/768

FI (4件)：

H01L27/10 451 , H01L27/10 447 , H01L29/50 Z , H01L21/90 A

Fターム (47件)：

4M104BB02 , 4M104BB04 , 4M104BB06 , 4M104BB30 , 4M104BB32 , 4M104CC00 , 4M104DD08 , 4M104DD16 , 4M104DD34 , 4M104GG16 , 5F033HH07 , 5F033HH08 , 5F033HH11 , 5F033HH19 , 5F033JJ07 , 5F033JJ08 , 5F033JJ11 , 5F033JJ19 , 5F033JJ32 , 5F033JJ33 , 5F033KK07 , 5F033KK08 , 5F033KK11 , 5F033KK19 , 5F033MM01 , 5F033NN07 , 5F033PP06 , 5F033PP19 , 5F033QQ09 , 5F033QQ11 , 5F033QQ37 , 5F033QQ48 , 5F033RR11 , 5F033SS11 , 5F033VV16 , 5F083FZ10 , 5F083GA03 , 5F083GA09 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA60 , 5F083MA06 , 5F083MA16 , 5F083PR40

引用特許：

出願人引用 (3件)

メモリセル及び記憶装置
公報種別：公開公報出願番号：特願2002-347882 出願人：シャープ株式会社
クロスポイント型強誘電体メモリ
公報種別：公開公報出願番号：特願2003-078090 出願人：セイコーエプソン株式会社
半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願2003-119365 出願人：セイコーエプソン株式会社

審査官引用 (6件)

磁気ランダムアクセスメモリ
公報種別：公開公報出願番号：特願2002-346038 出願人：株式会社東芝
トンネル磁気抵抗素子を利用した半導体記憶装置
公報種別：公開公報出願番号：特願2002-156184 出願人：日本電気株式会社
メモリの製造方法およびメモリ
公報種別：公開公報出願番号：特願2004-076952 出願人：三洋電機株式会社

全件表示

前のページに戻る