特許
J-GLOBAL ID：200903099076382958

半導体装置およびその製造方法

発明者：
米田 修二

米田 修二 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 飯阪 泰雄
公報種別：公開公報
出願番号（国際出願番号）：特願2001-168492
公開番号（公開出願番号）：特開2002-368118
出願日： 2001年06月04日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 バイポーラトランジスタの上方に厚膜インダクタを配置することにより、高いクオリティファクタQを有しながら、製造が簡易で低コストである半導体装置を提供すること。【解決手段】 バイポーラトランジスタ30上の2層目の配線35に層間絶縁膜41を形成し、その上へ回転塗布してSOG膜42を形成し、これをエッチバックして平坦化させた後、更度、層間絶縁膜43を形成し、その上へ回転塗布してSOG膜44を形成し、これをエッチバックして平坦化させる。次に、その上へ形成した層間絶縁膜45にAl厚膜を形成し、パターン化したレジスト膜を介しRIE法によってドライエッチングして厚膜インダクタ52を含む3層目の配線46を形成して半導体装置とする。
請求項（抜粋）：
バイポーラトランジスタとインダクタとを有する半導体装置において、前記バイポーラトランジスタ上の平坦化された層間絶縁膜の上に、スパイラル形状の厚膜インダクタが形成されていることを特徴とする半導体装置。
IPC (7件)：
H01L 21/8222 ,  H01L 21/3205 ,  H01L 21/331 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 29/732
FI (5件)：
H01L 27/06 101 D ,  H01L 27/04 L ,  H01L 29/72 S ,  H01L 21/88 M ,  H01L 21/88 S
Fターム (70件)：
5F003BA12 ,  5F003BB06 ,  5F003BB07 ,  5F003BC08 ,  5F003BE07 ,  5F003BJ18 ,  5F003BP06 ,  5F003BP15 ,  5F003BS06 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH20 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033KK08 ,  5F033LL04 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ59 ,  5F033QQ65 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ75 ,  5F033QQ79 ,  5F033RR04 ,  5F033RR09 ,  5F033RR14 ,  5F033RR15 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT06 ,  5F033VV00 ,  5F033VV08 ,  5F033XX01 ,  5F038AZ05 ,  5F038EZ14 ,  5F038EZ20 ,  5F082BA09 ,  5F082BA10 ,  5F082BA11 ,  5F082BA26 ,  5F082BC01 ,  5F082BC14 ,  5F082DA06 ,  5F082DA07 ,  5F082DA09 ,  5F082DA10 ,  5F082EA12 ,  5F082EA31
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM