特許
J-GLOBAL ID：201003001509545920

半導体装置およびその製造方法

発明者：
百濃 寛之

百濃 寛之 について

, 
光山 広志

光山 広志 について

, 
寺薗 信一

寺薗 信一 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2008-263669
公開番号（公開出願番号）：特開2010-093171
出願日： 2008年10月10日
公開日（公表日）： 2010年04月22日
要約：
【課題】上部電極からの電流リークを抑制することができる半導体装置およびその製造方法を提供する。【解決手段】半導体底部構造部30と、下部電極配線41と、下部電極51と、誘電体膜61と、上部電極71とを有する。下部電極配線41は半導体底部構造部30上に設けられている。下部電極51は、下部電極配線41上に設けられている。誘電体膜61は、下部電極51上に設けられている。上部電極71は、下部電極51と電気的に絶縁され、誘電体膜61の一部の上に設けられている。下部電極51は、下部電極51の下部電極配線41に面する面SB上において下部電極配線41と電気的に接続されている。【選択図】図1
請求項（抜粋）：
半導体基板と、 前記半導体基板上に設けられた配線と、 前記配線上に設けられた下部電極と、 前記下部電極上に設けられた誘電体膜と、 前記下部電極と電気的に絶縁され、前記誘電体膜の一部の上に設けられた上部電極とを備え、 前記下部電極は、前記下部電極の前記配線に面する面上において前記配線と電気的に接続された、半導体装置。
IPC (5件)：
H01L 21/822 ,  H01L 27/04 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/768
FI (3件)：
H01L27/04 C ,  H01L21/88 S ,  H01L21/90 A
Fターム (29件)：
5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM01 ,  5F033MM08 ,  5F033MM13 ,  5F033NN13 ,  5F033QQ04 ,  5F033QQ37 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033VV03 ,  5F033VV10 ,  5F033XX15 ,  5F038AC04 ,  5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038AC17 ,  5F038BH09 ,  5F038BH10 ,  5F038BH19 ,  5F038EZ15 ,  5F038EZ20
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM