特許
J-GLOBAL ID：201003030790369079

半導体発光素子及びその製造方法

発明者：
勝野 弘

勝野 弘 について

, 
大場 康夫

大場 康夫 について

, 
金子 桂

金子 桂 について

, 
櫛部 光弘

櫛部 光弘 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-220143
公開番号（公開出願番号）：特開2010-056322
出願日： 2008年08月28日
公開日（公表日）： 2010年03月11日
要約：
【課題】発光層で生じた光を効率良く外部に取り出すことができる半導体発光素子及びその製造方法を提供する。【解決手段】第1半導体層と第2半導体層と第1及び第2半導体層の間に設けられた発光層とを有し、第2半導体層と発光層が選択的に除去されて第2半導体層の側の第1主面に第1半導体層の一部が露出した積層構造体と、第1主面上の第1半導体層上に設けられた第1金属膜を含む第1領域と、第1半導体層上に設けられ、発光層から放出される光に対する反射率が第1金属膜よりも高く、第1半導体層に対する接触抵抗が第1金属膜よりも高い第2金属膜を含む第2領域と、を有し、第1及び第2半導体層にそれぞれ接続された第1及び第2電極と、第1及び第2電極に覆われていない第1及び第2半導体層上に設けられ、屈折率の異なる誘電体膜が複数積層された誘電体積層膜と、を備えた半導体発光素子を提供する。【選択図】図1
請求項（抜粋）：
第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層が選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、 前記積層構造体の前記第1主面上に設けられ、 前記第1半導体層の前記一部の上に設けられた第1金属膜を含む第1領域と、 前記第1半導体層の前記一部の上に設けられ、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く、前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜を含む第2領域と、 を有し、前記第1半導体層に接続された第1電極と、 前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続された第2電極と、 前記第1主面上において、前記第1電極及び前記第2電極のいずれにも覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる複数の誘電体膜が積層されてなる誘電体積層膜と、 を備えたことを特徴とする半導体発光素子。
IPC (1件)：
H01L 33/32
FI (1件)：
H01L33/00 C
Fターム (16件)：
5F041AA03 ,  5F041CA05 ,  5F041CA40 ,  5F041CA46 ,  5F041CA64 ,  5F041CA85 ,  5F041CA92 ,  5F041CA93 ,  5F041CB15 ,  5F041DA09 ,  5F041DA19 ,  5F041DA34 ,  5F041DA36 ,  5F041DA43 ,  5F041DA58 ,  5F041EE25
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM