特許
J-GLOBAL ID：201003079903648602

半導体集積回路、半導体集積回路の内部状態退避回復方法

発明者：
川崎 達也

川崎 達也 について

, 
国江 周市

国江 周市 について

, 
佐々木 常喜

佐々木 常喜 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2009-135085
公開番号（公開出願番号）：特開2010-282411
出願日： 2009年06月04日
公開日（公表日）： 2010年12月16日
要約：
【課題】内部状態を保持しつつ、リーク電流をより削減する半導体集積回路、半導体集積回路の内部状態退避回復方法を提供する。【解決手段】半導体集積回路は、第3回路部(122)と第4回路部(124)とを備える第1回路部(120)と、第1回路部(120)に供給する第1電源(MPW)の投入切断を制御する第2回路部(110)とを具備する。第3回路部(122)は、第1電源(MPW)の切断により保持する情報が消去されるフリップフロップ群(140)に内部状態を格納する。第4回路部(124)は、第1電源(MPW)が切断される前の情報を退避し、第1電源(MPW)が再投入されたときに回復するリテンションフリップフロップ群(150)に内部状態を格納する。【選択図】図2
請求項（抜粋）：
第1回路部と、 前記第1回路部に供給する第1電源の投入切断を制御する第2回路部と を具備し、 前記第1回路部は、 前記第1電源の切断により保持する情報が消去されるフリップフロップ群に内部状態を格納する第3回路部と、 前記第1電源が切断される前の情報を退避し、前記第1電源が再投入されたときに回復するリテンションフリップフロップ群に内部状態を格納する第4回路部と を備える 半導体集積回路。
IPC (2件)：
G06F 1/30 ,  G06F 1/32
FI (2件)：
G06F1/00 341M ,  G06F1/00 332A
Fターム (5件)：
5B011EA09 ,  5B011JA03 ,  5B011LL01 ,  5B011MB11 ,  5B011MB16
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM