特許
J-GLOBAL ID：201003092552766200

インバータ回路

発明者：
吉井 宏治

吉井 宏治 について

, 
清水 泰貴

清水 泰貴 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (3件)： 田中 光雄 ,  田村 恭生 ,  石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2008-185956
公開番号（公開出願番号）：特開2010-028352
出願日： 2008年07月17日
公開日（公表日）： 2010年02月04日
要約：
【課題】入力電圧が徐々に変化した場合でもしきい値電圧を低下させることができ、しかも入力インピーダンスを低下させることがなく、チップ面積の増加を抑えることができるインバータ回路を得る。【解決手段】入力端子INとNMOSトランジスタN1のサブストレートゲートを、高抵抗R1を用いてDC結合したことから、簡単な回路で、NMOSトランジスタN1のしきい値電圧の変更が、入力信号Sinの立ち上がり及び立ち下り速度に依存することがなく、しかも、インバータ回路の入力インピーダンスの低下を抑えることができ、更にNMOSトランジスタN1のリーク電流の増加も抑えることができ、NMOSトランジスタN1のスイッチング時にしきい値電圧を下げることができ、更にチップ面積の増加を抑えることができるようにした。【選択図】図1
請求項（抜粋）：
入力端子に入力された入力信号の信号レベルを反転させて出力端子から出力するインバータ回路において、 ゲートが前記入力端子に接続されたソース接地のMOSトランジスタと、 該MOSトランジスタに直列に接続された負荷抵抗と、 該MOSトランジスタのゲートとサブストレートゲートとの間に接続された抵抗と、 を備えることを特徴とするインバータ回路。
IPC (1件)：
H03K 19/094
FI (2件)：
H03K19/094 A ,  H03K19/094 B
Fターム (11件)：
5J056AA03 ,  5J056BB10 ,  5J056BB57 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056DD55 ,  5J056EE04 ,  5J056EE07 ,  5J056FF08 ,  5J056KK02
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM