特許
J-GLOBAL ID：200903079740621247
レベル変換回路
発明者：
,
出願人/特許権者：
代理人 (6件)：
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別：公開公報
出願番号（国際出願番号）：特願2003-018373
公開番号（公開出願番号）：特開2004-072709
出願日： 2003年01月28日
公開日（公表日）： 2004年03月04日
要約：
【課題】動作速度が速いレベル変換回路を提供する。【解決手段】このレベル変換回路のバイアス電位発生回路20は、入力信号VIが「L」レベルにされて信号V1,V2がそれぞれ「H」レベルおよび「L」レベルにされると、プルダウン用のNチャネルMOSトランジスタ5のバックゲートに与えるバイアス電位VB1を正電位VDD-VTHLにしてNチャネルMOSトランジスタ5のしきい値電圧を下げる。したがって、入力信号VIの振幅電圧が低電圧化された場合でも、動作速度の高速化を図ることができる。【選択図】 図3
請求項（抜粋）：
その一方のレベルが基準電位であり、その他方のレベルが前記基準電位よりも高い第1の電位である第1の信号を、その一方のレベルが前記基準電位であり、その他方のレベルが前記第1の電位よりも高い第2の電位である第2の信号に変換して出力ノードに出力するレベル変換回路であって、
前記第2の電位のラインと前記出力ノードとの間に接続された負荷回路、
そのドレインが前記出力ノードに接続され、そのソースが前記基準電位のラインに接続され、そのゲートが前記第1の信号を受ける第1のN型トランジスタ、および
前記第1の信号に応答して導通/非導通状態にされる少なくとも1つのトランジスタを有し、前記第1の信号が前記第1の電位にされたことに応じて、前記基準電位よりも高く前記第1の電位以下のバイアス電位を生成して前記第1のN型トランジスタのバックゲートに与えるバイアス電位発生回路を備える、レベル変換回路。
IPC (1件)：
FI (1件)：
Fターム (13件)：
5J056AA00
, 5J056AA32
, 5J056BB02
, 5J056CC21
, 5J056DD29
, 5J056DD51
, 5J056DD55
, 5J056EE04
, 5J056EE11
, 5J056FF07
, 5J056FF08
, 5J056GG09
, 5J056KK02
出願人引用 (13件)
全件表示
審査官引用 (13件)
全件表示
前のページに戻る
