特許
J-GLOBAL ID：201003098082609195
電界効果トランジスタ及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2008-311417
公開番号（公開出願番号）：特開2010-135641
出願日： 2008年12月05日
公開日（公表日）： 2010年06月17日
要約：
【課題】閾値電圧の向上と低オン抵抗化とが両立可能なFET及びその製造方法を提供する。【解決手段】本発明のFETは、アンドープGaN層103と、アンドープGaN層103の上に形成され、アンドープGaN層103よりもバンドギャップエネルギーが大きいアンドープAlGaN層104と、アンドープAlGaN層104の上に形成されたアンドープGaN層105と、アンドープGaN層105の上に形成され、アンドープGaN層105よりもバンドギャップエネルギーが大きいアンドープAlGaN層106と、アンドープAlGaN層106の凹部内に形成されたp型GaN層107と、p型GaN層107の上に形成されたゲート電極110と、ゲート電極110の両側方の領域に形成されたソース電極108及びドレイン電極109とを備え、アンドープGaN層103及びアンドープAlGaN層104のヘテロ接合界面には、チャネルが形成される。【選択図】図1
請求項（抜粋）：
接合型の電界効果トランジスタであって、
第1導電型の第1の窒化物半導体層と、
前記第1の窒化物半導体層の上に形成され、前記第1の窒化物半導体層よりもバンドギャップエネルギーが大きい第1導電型の第2の窒化物半導体層と、
前記第2の窒化物半導体層の上に形成された第1導電型の第3の窒化物半導体層と、
前記第3の窒化物半導体層の上に形成され、前記第3の窒化物半導体層よりもバンドギャップエネルギーが大きい第1導電型の第4の窒化物半導体層と、
前記第4の窒化物半導体層に設けられた凹部内に形成された第2導電型の第5の半導体層と、
前記第5の半導体層の上に形成されたゲート電極と、
前記ゲート電極の両側方の領域に形成されたソース電極及びドレイン電極とを備え、
前記第1の窒化物半導体層及び前記第2の窒化物半導体層のヘテロ接合界面には、チャネルが形成される
電界効果トランジスタ。
IPC (3件)：
H01L 21/338
, H01L 29/778
, H01L 29/812
5F102FA02
, 5F102GB01
, 5F102GC01
, 5F102GD04
, 5F102GJ02
, 5F102GJ03
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM08
, 5F102GQ03
, 5F102GR01
, 5F102GR04
, 5F102HC01
, 5F102HC15
出願人引用 (11件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
