特許
J-GLOBAL ID：201103027503743867

半導体装置の製造方法

発明者：
佐藤 隆

佐藤 隆 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (14件)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明 ,  箱崎 幸雄 ,  出口 智也 ,  山ノ井 傑 ,  木本 大介 ,  重野 隆之 ,  平田 忠雄 ,  角田 賢二 ,  中村 恵子 ,  遠藤 和光
公報種別：公開公報
出願番号（国際出願番号）：特願2009-176316
公開番号（公開出願番号）：特開2011-029538
出願日： 2009年07月29日
公開日（公表日）： 2011年02月10日
要約：
【課題】転写パターンの欠陥を抑制する半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、テンプレート2に形成された主要パターン部20と被加工膜4上に配置されたレジスト材5とを接触させる工程と、主要パターン部20とレジスト材5との接触状態において、被加工膜4の表面と主要パターン部20の被加工膜4に対向する表面との距離が所望の距離となるように距離を調整する工程と、を含む。【選択図】図2
請求項（抜粋）：
テンプレートに形成された転写用のパターン部と被加工材上に配置された流動性材料とを接触させる工程と、 前記転写用のパターン部と前記流動性材料との接触状態において、前記被加工材の表面と前記転写用のパターン部の前記被加工材に対向する表面との距離が所望の距離となるように前記距離を調整する工程と、 を含む半導体装置の製造方法。
IPC (2件)：
H01L 21/027 ,  B29C 59/02
FI (2件)：
H01L21/30 502D ,  B29C59/02 Z
Fターム (15件)：
4F209AA44 ,  4F209AF01 ,  4F209AG05 ,  4F209AH33 ,  4F209AP02 ,  4F209AP06 ,  4F209AR02 ,  4F209AR07 ,  4F209PA02 ,  4F209PB01 ,  4F209PN06 ,  4F209PN09 ,  4F209PN13 ,  4F209PQ11 ,  5F046AA28
引用特許：
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM