特許
J-GLOBAL ID:201603009232788494

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 池上 徹真 ,  須藤 章 ,  松山 允之
公報種別:公開公報
出願番号(国際出願番号):特願2015-020707
公開番号(公開出願番号):特開2016-143842
出願日: 2015年02月04日
公開日(公表日): 2016年08月08日
要約:
【課題】閾値変動が抑制された半導体装置を提供する。【解決手段】半導体装置100は、GaN層14(チャネル層)と、GaN層14上に設けられ、GaN層14よりバンドギャップの大きいGaN系半導体層16(バリア層)と、GaN系半導体層16に電気的に接続されるソース電極18と、GaN系半導体層16に電気的に接続されるドレイン電極20と、ソース電極18とドレイン電極20の間の、GaN系半導体層14内に設けられるゲート電極24と、少なくともGaN層14とゲート電極24との間に設けられ膜厚が0.2nm以上2nm未満のGaN層上の窒素を含む第1の絶縁膜22aと、少なくとも第1の絶縁膜22aとゲート電極24の間に設けられ酸素を含む第2の絶縁膜22bとを有するゲート絶縁膜22と、を備える。【選択図】図1
請求項(抜粋):
GaN層と、 前記GaN層上に設けられ、前記GaN層よりバンドギャップの大きいGaN系半導体層と、 前記GaN系半導体層に電気的に接続されるソース電極と、 前記GaN系半導体層に電気的に接続されるドレイン電極と、 前記ソース電極と前記ドレイン電極の間の、前記GaN系半導体層内に設けられるゲート電極と、 少なくとも前記GaN層と前記ゲート電極との間に設けられ膜厚が0.2nm以上2nm未満の前記GaN層上の窒素を含む第1の絶縁膜と、少なくとも前記第1の絶縁膜と前記ゲート電極の間に設けられ酸素を含む第2の絶縁膜とを有するゲート絶縁膜と、 を備える半導体装置。
IPC (7件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/316 ,  H01L 21/318
FI (8件):
H01L29/80 H ,  H01L29/78 301B ,  H01L29/78 301V ,  H01L29/78 301G ,  H01L21/316 X ,  H01L21/316 M ,  H01L21/318 B ,  H01L21/318 M
Fターム (66件):
5F058BA11 ,  5F058BA20 ,  5F058BB01 ,  5F058BC02 ,  5F058BC03 ,  5F058BC08 ,  5F058BC09 ,  5F058BD01 ,  5F058BD04 ,  5F058BD05 ,  5F058BD10 ,  5F058BD12 ,  5F058BF02 ,  5F058BF07 ,  5F058BF27 ,  5F058BF29 ,  5F058BF30 ,  5F058BJ01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GR12 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F140AA06 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA17 ,  5F140BB02 ,  5F140BB06 ,  5F140BB18 ,  5F140BC12 ,  5F140BD01 ,  5F140BD04 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BE09 ,  5F140BE10 ,  5F140BF04 ,  5F140BF05 ,  5F140BF07 ,  5F140BF10 ,  5F140BF43 ,  5F140BG30 ,  5F140BG38 ,  5F140BH30 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140CC02 ,  5F140CC08 ,  5F140CC09 ,  5F140CE02
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る