特許
J-GLOBAL ID：201803014083164111

リーク電流保護回路が備えられたパワーモジュール

発明者：
金 鎬正

金 鎬正 について

, 
申 在光

申 在光 について

, 
鄭 佑仁

鄭 佑仁 について

, 
崔 賢植

崔 賢植 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 実広 信哉
公報種別：特許公報
出願番号（国際出願番号）：特願2013-051513
公開番号（公開出願番号）：特開2013-192444
特許番号：特許第6238534号
出願日： 2013年03月14日
公開日（公表日）： 2013年09月26日
請求項（抜粋）：
【請求項1】 パワー素子と、 該パワー素子に接続されている周辺部と、 を備え、 前記周辺部は、 CMOSと、 前記CMOSのゲートに接続されていると共に、該CMOSを介して前記パワー素子に接続されているゲートドライバと、 前記ゲートドライバの動作制御する制御ブロックと、 入力端が前記パワー素子に接続され、出力端が前記制御ブロックに接続されたリーク電流保護回路と、 を備え、 前記リーク電流保護回路は、 複数のNMOSトランジスタと、 該複数のNMOSトランジスタに接続された複数のPMOSトランジスタと、 入力端が前記NMOSトランジスタ及び前記PMOSトランジスタの接続配線に接続され、出力端が前記制御ブロックに接続された比較器と、 を備え、 前記複数のNMOSトランジスタのうち、2個のNMOSトランジスタは、前記パワー素子に接続され、前記複数のNMOSトランジスタのうち、前記2個のNMOSトランジスタは、前記比較器に接続され、 前記リーク電流保護回路の前記入力端は、前記パワー素子のゲートに接続された第1入力端と前記パワー素子のソースに接続された第2入力端と、を備え、 前記第1入力端は、前記2個のNMOSトランジスタの一方のゲートに接続され、前記第2入力端は、前記2個のNMOSトランジスタの他方のゲートに接続されたパワーモジュール。
IPC (4件)：
H02M 1/08 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H02M 1/00 ( 200 7.01)
FI (3件)：
H02M 1/08 A ,  H01L 27/04 H ,  H02M 1/00 H
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM