Pat

J-GLOBAL ID：200903003005309969

アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法

Inventor： 湯田坂 一夫 ,  田中 英樹
Applicant, Patent owner： セイコーエプソン株式会社
Agent (3)： 稲葉 良幸 ,  田中 克郎 ,  大賀 眞司
Gazette classification：公開公報
Application number (International application number)：2005014517
Publication number (International publication number)：2006114859
Application date： Jan. 21, 2005
Publication date： Apr. 27, 2006
Summary：

【課題】 液相プロセスを用いてデバイスを製造する際に好適なアライメント方法を提供する。【解決手段】 液相法を用いて基板10上に機能膜12を形成する工程を含むデバイスの製造過程において、前記機能膜12が形成される基板10に、前記機能膜12以降に形成される膜13に対して形状が現れるようなアライメントマークAM1を形成し、該アライメントマークAM1を用いて前記機能膜12以降の膜13のアライメントを行なう。【選択図】 図1

Claim (excerpt)：

基板上にアライメントマークを形成し、 前記アライメントマークを含む前記基板上に液体材料を塗布し第1の膜を形成し、 前記第1の膜上に第2の膜を形成し、 前記機能膜の上方に現れた形状を利用して前記第2の膜をパターニングする、 を有することを特徴とするアライメント方法。

IPC (5)：

H01L 21/027 ,  H01L 21/316 ,  H01L 21/336 ,  H01L 29/786 ,  H01L 21/768

FI (4)：

H01L21/30 502M ,  H01L21/316 B ,  H01L29/78 627C ,  H01L21/90 Q

F-Term (90)：

5F033GG04 ,  5F033HH08 ,  5F033HH17 ,  5F033HH21 ,  5F033JJ08 ,  5F033JJ17 ,  5F033JJ21 ,  5F033KK04 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ37 ,  5F033RR21 ,  5F033SS22 ,  5F033VV15 ,  5F046EA04 ,  5F046EA13 ,  5F046EB01 ,  5F058BA11 ,  5F058BC02 ,  5F058BE10 ,  5F058BF46 ,  5F058BJ04 ,  5F110AA16 ,  5F110AA18 ,  5F110CC02 ,  5F110CC03 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD25 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE09 ,  5F110EE14 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110FF35 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG04 ,  5F110GG13 ,  5F110GG15 ,  5F110GG32 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL22 ,  5F110HL23 ,  5F110NN03 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN33 ,  5F110NN36 ,  5F110NN39 ,  5F110NN62 ,  5F110NN63 ,  5F110NN65 ,  5F110NN66 ,  5F110PP01 ,  5F110PP02 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110QQ01 ,  5F110QQ11 ,  5F110QQ19

Patent cited by the Patent：

Cited by applicant (1)

• 薄膜トランジスタの製造方法
  Gazette classification：再公表公報   Application number：JP2000001985   Applicant：セイコーエプソン株式会社

Cited by examiner (35)

• パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2002-006571   Applicant：セイコーエプソン株式会社
• 特開平3-138920
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2000-166869   Applicant：日本電気株式会社
• デバイス、デバイスの製造方法、電気光学装置及び電子装置
  Gazette classification：公開公報   Application number：特願2002-119964   Applicant：セイコーエプソン株式会社
• 特開平4-063415
  
• 特開平3-138920
  
• 特開平4-063415
  
• 特開昭59-224123
  
• 特開昭59-224123
  
• 特開昭59-224123
  
• 特開昭63-144545
  
• 特開昭63-144545
  
• 特開昭63-144545
  
• 特開平1-241117
  
• 特開平1-241117
  
• 特開平1-241117
  
• 特開平1-241118
  
• 特開平1-241118
  
• 特開平1-241118
  
• 特開平2-134808
  
• 特開平2-134808
  
• 特開平2-134808
  
• 特開平3-066116
  
• 特開平3-066116
  
• 特開平3-066116
  
• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平5-322362   Applicant：株式会社東芝
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-063230   Applicant：シャープ株式会社
• 基板と基板の製造方法
  Gazette classification：公開公報   Application number：特願平6-090420   Applicant：株式会社東芝
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-029191   Applicant：松下電器産業株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-031828   Applicant：日本電気株式会社
• 薄膜多層基板の製造方法
  Gazette classification：公開公報   Application number：特願平10-300929   Applicant：富士通株式会社
• デバイス、その製造方法及び電子装置
  Gazette classification：公開公報   Application number：特願2002-119967   Applicant：セイコーエプソン株式会社
• 二重フィールド酸化プロセスにおけるステッパー・アライメントマークの形成
  Gazette classification：公表公報   Application number：特願2000-537261   Applicant：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド, 富士通株式会社
• 特開平3-138920
  
• 特開平4-063415