Pat
J-GLOBAL ID:200903012920817738

半導体膜の成膜方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2004052284
Publication number (International publication number):2005243951
Application date: Feb. 26, 2004
Publication date: Sep. 08, 2005
Summary:
【課題】 安価な大面積の透明絶縁性基板上に、結晶構造を含む半導体膜を低温で直接堆積させる成膜方法を提供する技術を課題とする。また、工程数を増加させることなく、短い処理時間で結晶構造を含む半導体膜を成膜する技術も課題とする。【解決手段】 本発明は、プラズマCVD法により、成膜室に珪化物気体(モノシラン、ジシラン、トリシランなど)とフッ素(或いはフッ化ハロゲンガス)を原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板に直接成膜する。【選択図】 図2
Claim (excerpt):
成膜室にモノシランガスを導入してプラズマを発生させて成膜室内壁に薄膜を形成した後、 モノシランガスとフッ素或いはフッ化ハロゲンガスとを原料ガスとして導入し、プラズマを発生させて結晶構造を含む半導体膜を被処理基板上に成膜することを特徴とする半導体膜の成膜方法。
IPC (3):
H01L21/205 ,  H01L21/336 ,  H01L29/786
FI (2):
H01L21/205 ,  H01L29/78 618A
F-Term (72):
5F045AA08 ,  5F045AB03 ,  5F045AC01 ,  5F045AC02 ,  5F045AC03 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AF07 ,  5F045BB08 ,  5F045CA15 ,  5F045DP13 ,  5F045DQ10 ,  5F110AA17 ,  5F110BB01 ,  5F110BB02 ,  5F110BB09 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE28 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF28 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG24 ,  5F110GG32 ,  5F110GG33 ,  5F110GG34 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK15 ,  5F110HK16 ,  5F110HK22 ,  5F110HL02 ,  5F110HL03 ,  5F110HL04 ,  5F110HL07 ,  5F110HL23 ,  5F110NN03 ,  5F110NN12 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN36 ,  5F110NN72 ,  5F110NN73 ,  5F110PP03
Patent cited by the Patent:
Cited by applicant (1)
  • 半導体装置の作製方法
    Gazette classification:公開公報   Application number:特願平6-235919   Applicant:株式会社半導体エネルギー研究所
Cited by examiner (10)
Show all

Return to Previous Page