Pat
J-GLOBAL ID：200903062601973724

トップゲート型薄膜トランジスタ及びその製造方法

Inventor：
奥村 展

About 奥村 展


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 藤巻 正憲
Gazette classification：公開公報
Application number (International application number)：1998111175
Publication number (International publication number)：1999307777
Application date： Apr. 21, 1998
Publication date： Nov. 05, 1999
Summary：
【要約】 (修正有)【課題】 ゲート電極の信頼性の向上、低抵抗化、更にリーク電流を低減でき、薄膜トランジスタ製造工程の高スループット化及び低コスト化を可能とするトップゲート型薄膜トランジスタ及びその製造方法を提供する。【解決手段】 絶縁基板1上に下地絶縁膜2を堆積する。次に、シリコン薄膜を堆積し、レーザアニール法によりポリシリコン薄膜3を形成する。ポリシリコン薄膜3をアイランド化して、ゲート絶縁膜4を堆積する。次に、下層ゲート電極としてマイクロクリスタルシリコン薄膜5を堆積した後、上層ゲート電極として金属薄膜6を続けて堆積する。これらをパターニングして2層ゲート電極を形成するとき、上層金属薄膜6のみサイドエッチング部を形成する。その後、イオンドーピング法等によりゲート絶縁膜4を介して、ポリシリコン薄膜3に選択的に不純物を導入すると、ソース・ドレイン領域7とLDD領域8が同時に形成される。
Claim (excerpt)：
絶縁性基板と、この絶縁性基板上に形成されチャネル領域及びソース・ドレイン領域を構成するポリシリコン薄膜と、このポリシリコン薄膜上に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成され上層金属薄膜及び下層マイクロクリスタルシリコン薄膜の2層構造からなるゲート電極と、を有することを特徴とするトップゲート型薄膜トランジスタ。
IPC (3)：
H01L 29/786 ,  H01L 21/336 ,  H01L 29/78
FI (4)：
H01L 29/78 616 A ,  H01L 29/78 301 G ,  H01L 29/78 617 L ,  H01L 29/78 627 B
Patent cited by the Patent：
Cited by examiner (13)
Show all

Return to Previous Page

TOP

BOTTOM