Pat
J-GLOBAL ID:200903081887765419

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高橋 敬四郎
Gazette classification:公開公報
Application number (International application number):1998191804
Publication number (International publication number):1999087353
Application date: Jul. 07, 1998
Publication date: Mar. 30, 1999
Summary:
【要約】【課題】 銅(Cu)配線を用いた半導体装置及びその製造方法に関し、良好な銅配線を製造することのできる半導体装置の製造方法を提供する。【解決手段】 銅配線を形成する工程と、還元性ガス中で250°C-450°Cの範囲の温度に加熱するか、または還元性ガスのプラズマ中で前記銅配線表面の酸化膜を還元する工程と、次いで、前記銅配線を大気に曝すことなく前記銅配線上に酸素を含まない材料の膜を成膜する工程とを含む。
Claim (excerpt):
半導体基板と、前記半導体基板上に形成された第1絶縁層と、前記第1絶縁層の上面から中間の深さまでに形成され、底面と側面を有する第1の溝と、前記第1の溝内に埋め込まれ、実質的に銅で形成された主配線層を含む第1配線層と、前記第1配線層および第1絶縁層を覆って形成された層間絶縁膜と、前記層間絶縁膜を貫通して形成され、前記層間絶縁膜で形成された側面と、前記第1配線層の接続領域の表面で形成された底面とを有する接続孔と、前記接続孔内に埋め込まれ、実質的にタングステンで形成された埋込導電体を含む導電性プラグと、前記導電性プラグおよび前記層間絶縁膜上に形成された第2絶縁層と、前記第2絶縁層の上面から下面に到るように形成され、底面と側面を有し、底面の一部が前記導電性プラグの上面で形成される第2の溝と、前記第2の溝内に埋め込まれ、実質的に銅で形成された主配線層を含む第2配線層とを有する半導体装置。
IPC (2):
H01L 21/3205 ,  H01L 21/768
FI (2):
H01L 21/88 M ,  H01L 21/90 B
Patent cited by the Patent:
Cited by examiner (16)
Show all

Return to Previous Page