Pat
J-GLOBAL ID:201803014115178055

薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 特許業務法人浅村特許事務所
Gazette classification:特許公報
Application number (International application number):2014016635
Publication number (International publication number):2015144176
Patent number:6308583
Application date: Jan. 31, 2014
Publication date: Aug. 06, 2015
Claim (excerpt):
【請求項1】 ソース電極およびドレイン電極と、 前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、 前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、 前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、 前記半導体層が均一の組成であり、 前記ソース電極および前記ドレイン電極のうち少なくとも一方と前記半導体層との界面が3次元構造を有し、 前記チャネルに対応する前記半導体層の少なくとも一部の膜厚が、前記ソース電極および前記ドレイン電極のうちの少なくとも一方との前記界面を有する前記半導体層の少なくとも一部の膜厚と比較して薄い、 薄膜トランジスタ。
IPC (3):
H01L 29/786 ( 200 6.01) ,  H01L 21/28 ( 200 6.01) ,  H01L 29/41 ( 200 6.01)
FI (6):
H01L 29/78 616 T ,  H01L 29/78 618 C ,  H01L 29/78 618 B ,  H01L 21/28 301 B ,  H01L 21/28 301 R ,  H01L 29/44 S
Patent cited by the Patent:
Cited by examiner (9)
Show all

Return to Previous Page