特許
J-GLOBAL ID：200903006003576748

半導体装置およびその製造方法

発明者：
藤原 伸夫

藤原 伸夫 について

, 
丸山 隆弘

丸山 隆弘 について

, 
坂森 重則

坂森 重則 について

, 
寺谷 昭美

寺谷 昭美 について

, 
荻野 賢

荻野 賢 について

, 
大見 和幸

大見 和幸 について

, 
入江 祐三

入江 祐三 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-165781
公開番号（公開出願番号）：特開2000-353804
出願日： 1999年06月11日
公開日（公表日）： 2000年12月19日
要約：
【要約】【課題】 多層構造のゲート電極を有する半導体装置の信頼性を向上させる。【解決手段】 ゲート電極7は、多結晶シリコン層3と、バリア層4と、金属層5とを備える。金属層5をたとえばW層で構成し、バリア層4をたとえばRuO2層で構成する。そして、ゲート電極7の形成の際に、バリア層4と多結晶シリコン層3の少なくとも一方をエッチングストッパとして用いて金属層5およびバリア層4をエッチングする。
請求項（抜粋）：
主表面を有する半導体基板と、前記主表面上にゲート絶縁層を介在して形成され不純物がドープされた多結晶シリコン層と、該多結晶シリコン層上に形成され該多結晶シリコン層中の前記不純物またはシリコンが拡散するのを抑制するための金属酸化物層と、該金属酸化物層上に形成された金属層とを有するゲート電極と、を備えた、半導体装置。
IPC (3件)：
H01L 29/78 ,  H01L 21/28 ,  H01L 21/3065
FI (3件)：
H01L 29/78 301 G ,  H01L 21/28 F ,  H01L 21/302 F
Fターム (41件)：
4M104BB01 ,  4M104BB36 ,  4M104DD37 ,  4M104DD43 ,  4M104DD67 ,  4M104DD72 ,  4M104FF08 ,  4M104FF18 ,  4M104GG09 ,  4M104HH05 ,  5F004AA05 ,  5F004BA14 ,  5F004BA20 ,  5F004CA01 ,  5F004CB02 ,  5F004CB15 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA04 ,  5F004DA15 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB02 ,  5F004DB08 ,  5F004DB10 ,  5F004DB13 ,  5F004EA22 ,  5F004EA23 ,  5F004EB02 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040EC19 ,  5F040EC28 ,  5F040FC00 ,  5F040FC22
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM